控制计算机系统、用于控制控制计算机系统的方法及控制计算机系统的使用技术方案

本发明专利技术涉及一种控制计算机系统。该控制计算机系统包括：至少两个被配置为相互冗余的模块（1001、1002、1003、1004）；至少一个比较单元（1011、1012），用于监视至少两个冗余模块（1001、1002、1003、1004）的同步状态以及用于检测同步错误；至少一个外围单元（1030、1031、…、1038）。该控制计算系统还包括至少一个开关矩阵（1013），被设置为允许或阻止访问所述至少两个冗余模块访问（1001、1002、1003、1004）或者所述至少两个冗余模块访问外围单元（1030、1031、…、1038）。错误处理单元（1080）被设置为接收至少一个比较单元（1011、1012）的信号以及驱动至少一个开关矩阵（1013），以便可性地完全地或选择性地阻止访问所述至少两个冗余模块或者所述至少两个冗余模块访问所述外围单元。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及冗余处理器控制器和控制方法。更具体地说，本专利技术涉及冗余双处理器控制器和多核冗余控制计算机系统。
技术介绍
已知的做法是使两个处理器以锁步(Iockst印)模式执行相同的指令并通过比较输出数据来判定是否发生错误。在这种情况下，两个处理器可通过时钟同步的方式运行或以一定的时间偏移(在比较期间相应地被补偿)运行。在这种情况下，可能发生例如由制造期间引入的故障造成的永久错误和例如由临时电磁干扰造成的临时错误。如果发生锁步错误，程序执行会被中断，在最简单的情况下，计算机系统会被停用，因此，这种情况下，来自 两个处理器的输出数据相互不同。但是，对于双冗余处理器而言，提供计算机系统在发生错误时得以继续执行所需程序的容错尤其具有挑战性。已有人尝试在只有两个冗余处理器的安全平台中帮助实现容错能力。US 5915082 B2公开了其中为内部总线提供被比较的奇偶校验位的系统体系结构。在一端检测到奇偶校验错误之后，会断开相关处理器，从而其不再对系统有任何影响。毎次在没有奇偶校验错误的情况下发生锁步错误之后，系统便会关闭。这种基于奇偶性检查的过程没有充分涵盖其中即使在出现锁步错误之后，也非本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：L·D·卡布莱帕，T·埃伦贝格，D·鲍迈斯特，
申请(专利权)人：大陆特韦斯贸易合伙股份公司及两合公司，
类型：
国别省市：