本发明专利技术涉及一种带有至少两个输出通道的定时器模块。在此，所述至少两个输出通道可被配置来使得所述至少两个输出通道生成冗余的输出信号并且所述冗余的输出信号的生成同步地开始。此外，定时器模块还具有如下装置：通过EXOR链接实现所述冗余的输出信号的比较的装置，以及存储EXOR链接的结果来使得对于有缺陷的比较的结果被保持到通过访问使该结果复位为止的装置。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种定时器模块和一种用于检验定时器模块的输出信号的方法。
技术介绍
对于安全关键的应用而言，例如在汽车领域中的控制设备的情况下，常见的是冗余地计算或生成各种输出信号和值并且紧接着将这些输出信号和值进行比较。由此可能识别有缺陷的信号和值并且必要时丢弃或也可以修正这些信号或值。经常，为此在进行比较之前，按字节地或按字地计算和存储数据。在DE-102004051992 Al中，当两个处理单元被切换到比较模式时，激活比较。对于 这种比较附加地可以与数据一起提供时钟信息，该时钟信息允许对数据进行同步关联。当要进行同步的立即比较时，所述一个处理单元可以通过保持信号被停止到达到同步为止，或者所产生的数据由紧接着的FIFO存储单元来彼此同步。
技术实现思路
专利技术优点 根据独立权利要求所述的本专利技术能够通过将硬件数据处理单元、尤其是例如控制设备的定时器单元的输出信号与冗余的输出信号进行比较而实现对所述输出信号的特别有效的、快速的和可灵活配置的检验。通过实现为EXOR链接(VerkniKipfung)(异或，反效(Antivalenz))，对冗余的输出信号的比较的检验变得特别有效。特别可靠的并且有效的故障识别在此可以通过如下方式来实现在比较故障的情况下，即在冗余的信号的位不一致时，相对应的故障信号作为标志被写入到状态寄存器中，使得该故障信号在随后被成功比较的其他位的情况下被保持到通过访问(优选地通过外部计算单元的访问)使该故障信号复位为止。由此，例如外部计算单元根据检验的需要或者也与其他条件(计算单元的工作负荷)有关地查询故障寄存器和/或状态寄存器和/或使故障寄存器和/或状态寄存器复位。其他优点和改进方案通过从属权利要求的特征得到。特别灵活的扩展方案的出发点的是，比较的执行(例如在执行比较的比较模块中)通过配置可以被激活(freischalten)或被拒绝。此外，当例如根据状态寄存器中的故障标志，被比较的冗余的输出信号的两位的有缺陷的比较导致输出故障信号(在定时器模块之内或向外)和/或导致通过中断(Interrupt)使外部计算单元中断时,可以达到特别高的安全性。附图说明其中 图I示出了定时器模块的示意图。图2示出了比较模块的示意图。图3示出了用于处理比较结果的电路装置。图4示出了用于对定时器模块的输出信号进行同步的位精确的比较的方法。具体实施例方式控制设备的定时器模块优选地可以被实施为控制设备(例如车辆控制设备)的微控制器中的IP块。该IP块集时间功能以及必要时角度功能(Winkelfunktion)于一体，接收车辆的传感装置(例如ESP的偏航率传感器(Drehratensensor))的信号和/或分析所述信号并且作用于汽车的执行器(例如在“打滑”的情况下作用于行驶动力学)。会将这种如在下文所描述的定时器可替换地也集成到输出级中，或者单独地设置这种定时器，但是该定时器始终需要进行配置的单元(例如外部计算单元)，在将该定时器集成在控制设备微控制器中的情况下，这例如是所述进行配置的单元或控制设备CPU (或计算单元)。在图I中示出了示例性定时器模块100的整体架构。定时器模块的整体结构简化地具有(多个)信号输入单元116，所述(多个)信号输入单元116将值输出给路由单元101，这些值在其他模块中被处理并且处理过的值通过路由单元101被转交给输出单元114。通过在下文所描述的模块的并行工作方式，可以在短时间内操作大数目的请求。如果不需要 确定的模块，则这些模块也可以为了节省电流(功率消耗、降低温度)的目的而被断开。定时器模块100的核心是中央路由单元101，输入单元(例如(多个)模块116)、输出单元(例如(多个)模块114)、处理单元(例如模块109)和存储单元(例如模块120)被连接到该中央路由单元101上。路由单元101将这些模块灵活地并且可配置地相互连接，并且通过阻塞式请求和发送数据来表示用于定时器模块的新中断方案。该路由单元101在没有实施中断控制器的情况下也应付得了，这节省了面积并且由此节省了芯片费用。定时器单元100的中心方案是路由单元101的用于数据流的路由机制。定时器模块100的每个与路由单元101连接的模块(和/或子模块)可以具有任意数目的路由单元写通道(数据源)和任意数目的路由单元读通道(数据宿)。路由单元101的该方案设置的是，灵活地并且有效地将任意的数据源与任意的数据宿相连接。这可以通过数据路由机制来实现，如其从未公开的DE 10200900189中所知道的那样。参数存储器模块120包括三个子单元121、122和123。子单元121是在FIFO (先进先出(First In, First Out))存储器122与路由单元101之间的接口。子单元123是在模块的通用总线接口(和/或复用设备112 (参见下部))与FIFO 122之间的数据接口。参数存储器模块120可以用作用于进入的数据特性的数据存储器或者用作用于发出的数据的参数存储器。这些数据被存储在按逻辑方式处于FIFO子单元122之内的存储器、例如RAM 中。(优选地包括多个输入的)定时器输入模块116负责对定时器模块100的输入信号进行滤波和接收。输入信号的各种特性可以在定时器输入模块116的通道之内被测量。在此，在定时器输入模块116中，这些信号与时间信息和其他物理信息相链接，并且在处理之后以及必要时在暂存在输出单元114中之后被用于生成输出信号。物理信息例如是发动机的角度或者也是其他任何物理量，如质量、温度、液体的水位高度、振荡的相位、信号的多个事件(边沿)或者周期持续时间。输入特性例如可以连同新信号电平包括所检测到的上升输入边沿或下降输入边沿的时间戳值，或连同当前时间戳包括从通道使能(Kanal-Freigabe)起的边沿数目，或包括针对整个PWM周期的PWM信号长度。与输入信号关联的值(如时基的值和在输入事件的时刻的角度基准(Winkelbasis)的值)因此表征输入信号，并且许可在连接到路由单元101上的其他模块(例如模块109)中进行计算，而且接着可以提到(ansprechen)输出单元(输出单元114),在该输出单元(输出单元114)中根据所传送的值结合当前时基值和/或角度基准值来产生输出信号。对于已进展的数据处理而言，定时器输入模块116的所检测到的输入特性可以通过路由单元101被路由到定时器模块100的其他处理单元。用于时钟准备(Taktaufbereitung)的单元102负责计数器和定时器模块100的时钟产生。该用于时钟准备的单元102提供了可配置的时钟，并且不仅带有时间相关的计数器而且带有位置相关的计数器的时基单元103为定时器模块100提供共同时基和/或提供当前的时间信息和位置信息(例如角度)。各个模块都被供给时钟和时基，并且通过路由单元101彼此交换数据。通过本地地存在于各个模块中的比较器，数据相对于当前的时间和/或位置被比较，并且在此用信 号通知所作出的判定，譬如接通输出信号。在借助路由单元101对数据进行路由时，分支单元111将源的数据也提供给在一个模块或不同的模块中的多个数据宿，因为通常设置有对数据的阻塞式读取，该阻塞式读取仅仅允许从源一次读取数据。由于用于定时器模块100的可写入到路由本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：E贝尔，S施密特，J哈尼施，
申请(专利权)人：罗伯特·博世有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。