本发明专利技术提供一种进行高精度测试的测试装置，是对输出数据信号和表示所述数据信号取样的时序的时钟信号的被测试器件进行测试的测试装置，其具有：数据取得部，以与被测试器件输出的时钟信号对应的时序取得被测试器件输出的数据信号；屏蔽部，在被测试器件不输出时钟信号期间，屏蔽数据取得部的数据取得；判断部，基于将数据取得部取得的数据信号与期望值比较后的结果，判断被测试器件的好坏。
【技术实现步骤摘要】
本专利技术涉及一种。
技术介绍
被称为源同步的、与数据信号一起并行输出同步用的时钟信号的接口已广为人知。专利文献I记载了对采用这样接口的被测试器件进行测试的测试装置。专利文献I记载的测试装置，根据被测试器件输出的时钟信号对数据信号进行取样，将取样得到的数据信号与期望值进行比较。专利文献I美国专利第7644324号说明书
技术实现思路
专利技术要解决的问题但是，采用源同步的器件，不是连续输出数据信号及时钟信号，而是存在着数据信号及时钟信号的输出停止期间。因此，测试装置，在对采用源同步接口的被测试器件进行测试时，必须在被测试器件停止输出数据信号及时钟信号的期间内，停止数据获取。为了解决上述课题，在本专利技术的第I方式中，提供一种测试装置和测试方法，所述测试装置是测试输出数据信号和表示所述数据信号取样时序的时钟信号的被测试器件的测试装置，包括数据取得部，以与所述被测试器件输出的所述时钟信号对应的时序取得所述被测试器件输出的所述数据信号；屏蔽部，在所述被测试器件不输出所述时钟信号期间，屏蔽所述数据取得部的数据取得；判断部，基于将所述数据取得部取得的所述数据信号与期望值比较后的结果，判断所述被测试器件的好坏。另外，上述专利技术的概要，并未列举出本专利技术的必要的技术特征的全部，这些特征群的次级组合也能构成本专利技术。附图说明图I表示被测试器件200，及测试被测试器件200的本实施方式涉及的测试装置10。图2表示从被测试器件200输出的数据信号及时钟信号的时序。图3表示本实施方式涉及的测试装置10的构成。图4表示时钟生成部36构成的一个例子，及数据取得部38构成的一个例子。图5表示数据信号，时钟信号，延迟信号，第I选通信号，第2选通信号，以及，取样时钟的时序的一个例子。图6表示进行作为存储器器件的被测试器件200的功能测试时的时序图。图7表示在读出处理的时候中，从测试装置10向被测试器件200发送的命令及读使能信号、从被测试器件200向测试装置10发送的时钟信号及数据信号、屏蔽信号及取样时钟的时序，以及从缓冲部54向判断部42转送的数据的时序的一个例子。图8表示本实施方式的变形例涉及的测试装置10的构成。图9表示变形例涉及的测试装置10的时钟取得时序的一个例子。具体实施例方式下面通过专利技术的实施的方式说明本专利技术，但以下实施方式并不限定权利要求所涉及的专利技术，另外，在实施方式中说明的特征组合并非全部都是专利技术的解决手段所必须的。图1，表示被测试器件200，及对被测试器件200进行测试的本实施方式涉及的测试装置10。图2，表示从被测试器件200输出的数据信号及时钟信号的时序。本实施方式涉及的测试装置10，对被测试器件200进行测试。在本实施方式中，测试器件200，通过作为双向总线的DDR(Double Data Rate)接口，和其它器件进行数据的收发。 DDR接口，并行传输多条数据信号DQ和表示取样数据信号DQ的时序的时钟信号DQS。在本例中，DDR接口，比如，如图2所示，对4条数据信号DQO、DQ1、DQ2、DQ3转送I条时钟信号DQS。同时，DDR接口，相对时钟信号DQS的比率，转送与时钟信号DQS同步的2倍的比率的数据信号DQ。 在本实施方式中，被测试器件200，比如是非易失性存储器器件，通过DDR接口，从其它控制用器件写入及读出数据。本实施方式涉及的测试装置10，通过作为这样的双向总线的DDR的接口进行与被测试器件200的数据信号DQ及时钟信号DQS的收发，来测试被测试器件200。并且，测试装置10，还与被测试器件200之间进行写使能信号及读使能信号等的控制用信号的收发。图3，表示本实施方式涉及的测试装置10的构成。测试装置10，具有多个数据端子12、时钟端子14、时序发生部22、图案发生部24、多个数据用比较仪32、时钟用比较仪34、时钟生成部36、多个数据取得部38、判断部42、测试信号供给部44、以及屏蔽部50。多个数据端子12各自通过作为双向总线的DDR的接口，连接于被测试器件200中的数据信号的输入输出端子上。在本例中，测试装置10具有4个数据端子12。4个数据端子12分别通过DDR接口连接于被测试器件200中的4条数据信号的DQ0、DQ1、DQ2、DQ3的各自的输入输出端子。时钟端子14，经由DDR接口与被测试器件200中的时钟信号DQS的输入输出端子连接。时序发生部22按照在该测试装置10内部中发生的基准时钟，发生与该测试装置10的测试周期对应的时序信号。时序发生部22，作为一个例子，发生测试周期同步的时序信号。图案发生部24发生期望值图案，该期望值图案表示从被测试器件200输出的数据信号的期望值。同时，图案发生部24，发生表示供给于被测试器件200的测试信号的波形的测试图案。图案发生部24，作为一个例子，根据程序的实行而发生期望值图案及测试图案。多个数据用比较仪32对应经由DDR接口和被测试器件200之间进行收发的多个数据信号的各个而设置。在本例中，测试装置10，具有与4条数据信号DQO、DQU DQ2、DQ3分别对应的4个数据用比较仪32。多个数据用比较仪32分别经由所对应的数据端子12接收从被测试器件200输出的对应的数据信号。多个数据用比较仪32分别将接收到的数据信号与预定的阈值电平进行比较并逻辑值化，输出逻辑值化得到的数据信号。与经由DDR接口与被测试器件200之间进行收发的时钟信号DQS相对应设置时钟用比较仪34。时钟用比较仪34，经由对应的时钟端子14，接收从被测试器件200输出的对应的时钟信号。并且，时钟用比较仪34，将所接收的时钟信号与预定的阈值电平比较后逻辑值化，输出逻辑值化后的时钟信号。时钟生成部36，根据被时钟用比较仪34逻辑值化得到的时钟信号，生成用于对从被测试器件200输出的数据信号取样的取样时钟。在本例中，时钟生成部36生成时钟信号的2倍的比率的取样时钟。多个数据取得部38，与被测试器件200通过DDR接口输出的多个数据信号分别对应设置。在本例中，测试装置10具有与4条数据信号DQO、DQU DQ2、DQ3分别对应的4个数据取得部38。多个数据取得部38的各个，以与时钟信号对应的取样时钟的时序取得被测试器件200输出的数据信号。在本实施方式中，多个数据取得部38分别在由时钟生成部36生成的取样时钟的时序中，取得所对应的数据信号的数据值。 并且，多个数据取得部38分别按照在该测试装置10内部发生的时序信号的时序输出所取得的数据信号。在本实施方式中，多个数据取得部38分别输出以被时序发生部22生成的时序信号的时序取得的数据信号的各数据值。这样，多个数据取得部38的各个，能够以对应于从被测试器件200输出的时钟信号的时序取得被测试器件200输出的数据信号，以与该测试装置10的内部基准时钟同步的时序输出所取得的时钟。即，多个数据取得部38的各个，能够将数据信号时钟从由被测试器件200输出的时钟信号，替换成在该测试装置10内部发生的基准时钟。判断部42，基于多个数据取得部38各自取得的数据信号与期望值比较后的结果，判断被测试器件200的好坏。在本实施方式中，判断部42对多个数据取得部38的每个输出的数据信号的数据值和由从判断部42发生的期望值图案表示的期望值进行比较。并且，在本实施方式中，判本文档来自技高网...
【技术保护点】
一种测试装置，是对输出数据信号和表示所述数据信号取样的时序的时钟信号的被测试器件进行测试的测试装置，其特征在于，具有：数据取得部，以与所述被测试器件输出的所述时钟信号对应的时序取得所述被测试器件输出的所述数据信号；屏蔽部，在所述被测试器件不输出所述时钟信号的期间，屏蔽所述数据取得部的数据取得；判断部，基于将数据取得部取得的所述数据信号与期望值比较后的结果，判断所述被测试器件的好坏。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：大岛广美，
申请(专利权)人：爱德万测试株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。