用于高性能接口的互连图案制造技术

在一个实施方式中，差分信号触点和接地触点位于行和列的直线阵列中，接地触点隔开三倍的、相邻的行或列之间的间距距离，信号触点紧邻接地触点定位。具体地，每个差分对中的两个触点彼此间隔一个间距距离，每个差分触点对中的一个触点定位成离接地触点一个间距距离，该差分对中的另一个触点定位成离同一接地触点约倍的间距距离。在第二实施方式中，差分信号触点和接地触点位于六边形阵列中，其中接地触点隔开三倍的、相邻的触点之间的间距距离，信号触点紧邻接地触点定位。具体地，每个差分对中的两个触点彼此间隔一个间距距离，而且每个差分触点对中的两个触点定位成离接地触点一个间距距离。

【技术实现步骤摘要】
【国外来华专利技术】用于高性能接口的互连图案
技术介绍
本申请涉及封装设计，更具体地涉及用于高性能装置诸如高速差分信号收发器对和存储器接口的电互连的图案。如本领域所公知的，这种接口通常使用球栅阵列(BGA)或针栅阵列(PGA)实现。BGA是位于封装表面上的焊球或焊料块的面阵列。PGA是位于封装表面之下的插针的面阵列。BGA或PGA被用于将封装连接至下一级封装。请参见R. R. Tummala的“Fundamentals of Microsystems Packaging (微型系统封装基石出)，，中的第67页、第68页、279-281页、680-682页、第925页(McGraw-Hill，2001)，其全部内容通过引用并入本文。为了方便起见，在下文中术语“触点(contact) ”或“互连(interconnect) ”用于指焊球、焊料块和互连的插针以及类似的连接件。在设计高速差分信号接口时，一种方法是将差分信号对定位在接地触点的附近。图I描绘了基板120上的触点位置110的行102和列104的传统直线阵列100，其中相邻的行和相邻的列均间隔距离D，距离D通常被称为间距。在传统的接口中，多个接地触点130 位于相隔距离3D或3个间距距离的某些触点位置110处。多对差分触点140、145或多或少地随机分布在其它触点位置110处。在图I中，每个差分对由在一对触点140、145之间延伸的实线指示。其它触点诸如触点160可提供功率或经过接口的其它信号。一些触点位置可以是空的。显而易见地，差分对的触点之间的距离存在变化，在一些情况下为一个间距距离D并且在其它情况下为七。在一些情况下，两个或更多个差分对相邻并且彼此平行，诸如由虚线A或虚线B圈起的那对。这些情况可能增加串扰(cross-talk)。如以下结合图4所讨论的，诸如图I的互连图案的性能不是最优的。对与对之间的差分阻抗明显变化，并且耦合系数过高。
技术实现思路
本专利技术针对相对于现有技术图案具有提高的性能的互连图案。在本专利技术的一个实施方式中，信号触点和接地触点位于行和列的、规则的直线阵列中，其中接地触点相隔三倍的、相邻行或列之间的间距，信号触点紧邻接地触点。具体地，每个差分触点对中的一个触点离接地触点一个间距距离，该差分对中的另一触点离同一接地触点约七倍的间距距离。在本专利技术的另一实施方式中，信号触点和接地触点位于规则的六边形阵列中，其中接地触点相隔三倍的、相邻的触点之间的间距距离，信号触点紧邻接地触点。具体地，每个差分触点对中的两个触点离接地触点一个间距距离。附图说明通过下面的详细描述，本专利技术的这些和其它目的、特征和优点将更加明显，在附图中图I描绘了用于分布接地触点和差分信号触点的传统触点图案；图2描绘了本专利技术的第一实施方式；图3描绘了本专利技术的第二实施方式；以及图4是在图I和2中所描绘的图案的差分阻抗的曲线图。具体实施例方式图2描绘了在基板220上的触点位置210的行202和列204的直线阵列200，其中相邻的行和相邻的列均间隔距离D，距离D通常被称为间距(pitch)。多个接地触点230位于相隔距离3D或3个间距距离的一些触点位置210处。多对差分触点240、245位于其它触点位置210处,其中每对中的触点彼此间隔一个间距距离D。每对差分触点由在触点240、245对之间延伸的实线标识。每对中的一个触点240通过与接地触点230相隔一个间距距离D的方式位于阵列中，该对中的另一个触点245与同一接地触点230距离约V^*D。通过这种布置，每个差分对中的两个触点位于以接地触点为中心的、触点的3X3阵列235中；并 且如果两个不同的差分对中的触点在阵列中彼此间隔一个间距距离，则这两个差分对是彼此垂直的而非彼此平行。而且，触点的3X3阵列可重复而无需迫使两个差分对彼此相邻和平行并且一对中的每个触点与另一相邻对中的相应触点间隔相同的距离。基板220可以是包含电路的任意表面，该表面上的电路将与另一表面上的电路连接。例如，它可以是半导体集成电路、或芯片载体、或电路板。如上所述，触点可以是插针(pin)、焊球、焊料块或类似的连接件。差分触点通常携带高速差分信号，诸如在高性能存储器接口中使用的诸如低压差分信号(low voltage differential signal, LVDS)或高速差分选通信号(differential strobe signal,DQS)。诸如触点260的其它触点可用于提供功率或经过接口的其它信号，一些触点位置可以是空的。图2所示的触点的图案优选地为重复的图案，该重复的图案通过将触点位置的整个阵列200上的触点图案步进重复而形成。示意性地，该重复的图案是由矩形框250限定的18个触点的图案。图3描绘了基板320上的触点位置310的规则的六边形阵列300，其中相邻的触点位置在彼此成60度的三个方向中的每个方向上隔开距离D，距离D通常被称为间距。多个接地触点330位于相隔距离3D或三个间距距离的一些触点位置处。多对差分触点340、345位于其它触点位置310处，其中每对中的触点彼此隔开一个间距距离D。每对触点由在触点340、345对之间延伸的实线标识。每对中的两个触点与同一接地触点330间隔一个间距距离D。通过这种布置，差分对的触点包围接地触点，并且没有差分对彼此相邻和平行。此外，图案可重复而无需使差分对位于使它们彼此相邻和平行的位置处。再者,基板320可以是包含电路的任意表面,该表面上的电路将与另一表面上的电路连接；并且触点可以是插针、焊球、焊料块或其它连接件。诸如触点360的其它触点可用于提供功率或经过接口的其它信号，一些触点位置可以是空的。图3所示的图案是重复的图案，该重复的图案通过将触点位置的整个阵列300上的触点图案步进重复而形成。如图所示，该重复的图案是由框350限定的18个触点。尽管图2的互连图案与图I的图案具有相同数量的接地触点，但是图2的图案的性能得到了显著提高。如图4所示，图2的图案中的不同信号对的差分阻抗的范围为约140至150欧姆之间，并且与例如图I的互连图案中见到的差分阻抗相比具有明显小的变化。串扰也得到了显著的改善。通过图2的互连图案，两对触点之间观察到的最差耦合系数为0. 073，而在图I的互连图案的两对之间观察到的最差耦合系数为0. 082。对于图2的互连图案而言，从所有相邻触点观察到的总的最差耦合系数为0. 132，而对于图I的互连图案而言，从所有相邻触点观察到的总的最差耦合系数为0. 169。因此，图2的图案使两对之间的最差情况耦合系数降低了约11%，并且使总的最差情况耦合系数降低了约22%。图3的六边形对串扰的减少程度不如图2的直线阵列，因为差分对彼此不成直角。然而，它允许触点位置具有更大的密度，允许接地触点与差分对的两个触点之间具有一致的间隔，并且可能在这些特性有利时是有用的。 对本领域技术人员而言显而易见的是，可在本专利技术的精神和范围内实现上面的各种变型。权利要求1.在基板上的触点位置的规则阵列中的多个触点，所述触点位置相互之间至少在第一和第二方向上隔开一个间距距离，所述多个触点包括 多个接地触点，位于所述触点位置中的部分触点位置处，并且在所述第一和第二方向上隔开三个间距距离；以及 多对差分触点，每个触点均位于触点位置处，本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：刘辉，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：