本发明专利技术公开了基于晶面选择的应变BiCMOS集成器件及制备方法，制备SOI衬底，下层基体材料为（110）晶面，上层基体材料为（100）晶面；在衬底表面连续生长N-Si/P-SiGe/N-Si层，淀积介质层，制备集电区、基区和发射区，形成集电极、基极和发射极接触区，形成SiGe?HBT器件，制备深槽隔离；NMOS器件区域刻蚀出深槽，选择性生长晶面为（100）的NMOS器件有源区，制备应变Si沟道NMOS器件；在PMOS器件区域，选择性生长晶面为（110）的Si外延层，该层上制备压应变Si沟道PMOS器件；构成基于晶面选择的应变BiCMOS集成器件及电路。本发明专利技术充分利用张应变Si材料电子迁移率高于体Si材料和压应变Si材料空穴迁移率高于体Si材料以及迁移率各向异性的特点，制备出了性能增强的基于晶面选择的应变BiCMOS集成电路。
【技术实现步骤摘要】
本专利技术属于半导体集成电路
，尤其涉及基于晶面选择的应变BiCMOS集成器件及制备方法。
技术介绍
1958年出现的集成电路是20世纪最具影响的专利技术之一。基于这项专利技术而诞生的微电子学已成为现有现代技术的基础，加速改变着人类社会的知识化、信息化进程，同时也改变了人类的思维方式。它不仅为人类提供了强有力的改造自然的工具，而且还开拓了一个广阔的发展空间。半导体集成电路已成为电子工业的基础，人们对电子工业的巨大需求，促使该领 域的发展十分迅速。在过去的几十年中，电子工业的迅猛发展对社会发展及国民经济产生了巨大的影响。目前，电子工业已成为世界上规模最大的工业，在全球市场中占据着很大的份额，产值已经超过了 10000亿美元。硅材料作为半导体材料应用经历了 50多年，传统的Si CMOS和BiCMOS技术以其低功耗、低噪声、高输入阻抗、高集成度、可靠性好等优点在集成电路领域占据着主导地位，并按照摩尔定律不断的向前发展。目前，全球90%的半导体市场中，都是Si基集成电路。但是随着器件特征尺寸减小、集成度和复杂性的增强，出现了一系列涉及材料、器件物理、器件结构和工艺技术等方面的新问题。特别是当IC芯片特征尺寸进入纳米尺度，从器件角度看，纳米尺度器件中的短沟效应、强场效应、量子效应、寄生参量的影响、工艺参数涨落等问题对器件泄漏电流、亚阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重，另一方面，随着无线移动通信的飞速发展，对器件和电路的性能，如频率特性、噪声特性、封装面积、功耗和成本等提出了更高的要求，传统硅基工艺制备的器件和集成电路尤其是模拟和混合信号集成电路，越来越无法满足新型、高速电子系统的需求。为了提高器件及集成电路的性能，研究人员借助新型的半导体材料如GaAs、InP等，以获得适于无线移动通信发展的高速器件及集成电路。尽管GaAs和InP基化合物器件频率特性优越，但其制备工艺比Si工艺复杂、成本高，大直径单晶制备困难、机械强度低，散热性能不好，与Si工艺难兼容以及缺乏象SiO2那样的钝化层等因素限制了它的广泛应用和发展。由于Si材料载流子材料迁移率较低，所以采用Si BiCMOS技术制造的集成电路性能，尤其是频率性能，受到了极大的限制；而对于SiGe BiCMOS技术，虽然双极晶体管采用了 SiGe HBT，但是对于制约BiCMOS集成电路频率特性提升的单极器件仍采用Si CMOS，所以这些都限制BiCMOS集成电路性能地进一步提升。为此，要在不降低一种类型器件的载流子的迁移率的情况下，提高另一种类型器件的载流子的迁移率，本专利提出一种利用应变技术制备BiCMOS，即基于三多晶SiGe HBT的混合晶面应变BiCMOS集成器件的制备。
技术实现思路
本专利技术的目的在于提供，以实现利用张应变Si材料电子迁移率高于体Si材料和压应变Si材料空穴迁移率高于体Si材料以及迁移率各向异性的特 点，制备出性能增强的基于晶面选择的应变BiCMOS集成器件及电路。本专利技术的目的在于提供一种基于晶面选择的应变BiCMOS集成器件，NMOS器件和PMOS器件均为应变Si MOS器件，双极器件为SiGe HBT器件。进一步、NMOS器件的导电沟道为应变Si材料，NMOS器件的导电沟道为张应变Si材料，NMOS器件的导电沟道为平面沟道。进一步、PMOS器件的导电沟道为应变Si材料，PMOS器件的导电沟道为压应变Si材料，PMOS器件的导电沟道为垂直沟道。进一步、NMOS器件制备在晶面为(100)的SOI衬底上，PMOS器件制备在晶面为(110)的衬底上。进一步、SiGe HBT器件的基区为应变SiGe材料。进一步、SiGe HBT器件为平面结构。本专利技术的另一目的在于提供一种基于晶面选择的应变BiCMOS集成器件的制备方法，包括如下步骤第一步、选取两片N型掺杂的Si片，其中一片晶面为(110)，一片晶面为(100)，两片掺杂浓度均为广5 XlO15cnT3,对两片Si片表面进行氧化，氧化层厚度为0.;将晶面为(100)的一片作为上层的基体材料，并在该基体材料中注入氢，将晶面为(110)的一片作为下层的基体材料；采用化学机械抛光(CMP)工艺对两个氧化层表面进行抛光；第二步、将两片Si片氧化层相对置于超高真空环境中在350 480°C的温度下实现键合；将键合后的Si片温度升高100 200°C，使上层基体材料在注入的氢处断裂，对上层基体材料多余的部分进行剥离，保留IOOlOOnm的Si材料，并在其断裂表面进行化学机械抛光(CMP)，形成SOI衬底；第三步、利用化学汽相淀积(CVD)的方法，在600 750°C，在衬底生长一层厚度为2 3 ii m的N型Si外延层，作为集电区，该层掺杂浓度为I X IO16 I X 1017cm_3 ；第四步、利用化学汽相淀积(CVD)的方法，在600 750°C，在衬底上生长一层厚度为20 60nm的SiGe层，作为基区，该层Ge组分为15 25%，掺杂浓度为5 X IO18 5 X IO19CnT3 ；第五步、利用化学汽相淀积(CVD)的方法，在600 750°C，在衬底上生长一层厚度为100 200nm的N型Si层，作为发射区，该层掺杂浓度为I X IO17 5 X IO17cnT3 ；第六步、用湿法刻蚀掉表面的SiO2和SiN层，利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积一层厚度为20(T300nm的SiO2层和一层厚度为100 200鹽的SiN层；光刻集电区浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为18(T300nm的浅槽，利用化学汽相淀积(CVD)方法，在600 800°C，在浅槽内填充SiO2 ;第七步、用湿法刻蚀掉表面的SiO2和SiN层，利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积一层厚度为20(T300nm的SiO2层和一层厚度为100 200鹽的SiN层；光刻基区浅槽隔离区域，在浅槽隔离区域干法刻蚀出深度为105 205nm的浅槽，利用化学汽相淀积(CVD)方法，在600 800°C，在浅槽内填充SiO2 ;第八步、用湿法刻蚀掉表面的SiO2和SiN层，利用化学汽相淀积(CVD)的方法，在600 800°C，在衬底表面淀积一层厚度为30(T500nm的SiO2层；光刻集电极区域，对该区域进行N型杂质注入，使集电极接触区掺杂浓度为I X IO19 I X IO20Cm^3,形成集电极接触区域；第九步、光刻基极区域，对该区域进行P型杂质注入，使基极接触区掺杂浓度为I X IO19 IXlO2ciCnT3,形成基极接触区域，并对衬底在950 1100°C温度下，退火15 120s，进行杂质激活，形成SiGe HBT ;在衬底表面利用化学汽相淀积(CVD)的方法，在600 800°C，淀积一 SiO2 层；第十步、在衬底表面热氧化一层厚度为300 500nm的SiO2层，光刻隔离区域，利用干法刻蚀工艺，在深槽隔离区域刻蚀出深度为3飞的深槽；利用化学汽相淀积(CVD)的方法，在600 8000C，在深槽内填充SiO2，用化学机械抛光(CMP)方法，去除表面多余的 氧化层，形成深槽隔离；第十一步、光刻P本文档来自技高网...
【技术保护点】
一种基于晶面选择的应变BiCMOS集成器件，其特征在于，NMOS器件和PMOS器件均为应变Si？MOS器件，双极器件为SiGe？HBT。
【技术特征摘要】
【专利技术属性】
技术研发人员：张鹤鸣，吕懿，胡辉勇，李妤晨，舒斌，宣荣喜，宋建军，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。