【技术实现步骤摘要】
本专利技术涉及复制电路、高电压检测电路、高电压调节电路以及非易失性半导体存储器。特别涉及通过使与流过某个晶体管的参考电流相同的电流流过另一个晶体管来复制参考电流的复制检测电路以及使用它的高电压检测电路。
技术介绍
非易失性存储器等半导体存储装置具备电荷泵电路，所述电荷泵电路通过将电源电压VCC升压来生成为了在数据的写入和删除动作中使用的比所述电源电压VCC更高的电压VP。在所述电荷泵中执行这样的动作检测输出的高电压，在比规定电压高的情况下停 止电荷泵的动作、而在比规定电压低的情况下开始电荷泵的动作，来执行负反馈控制，据此将输出的高电压控制在目标电压。图8表示在电荷泵的动作控制所使用的高电压检测电路中的复制检测电路部分的例子。PMOS晶体管MPO和参考电阻器Rref串联连接在电源电压VCC与接地电压VSS之间。差动放大器AMPO的反相输入端子被提供了参考电压VREF，同相输入端子连接于PMOS晶体管MPO与参考电阻器Rref的连接点、即PMOS晶体管MPO的漏极。差动放大器AMPO的输出连接于PMOS晶体管MPO的栅极。PMOS晶体管MPl和NMOS晶体管MNO串...
【技术保护点】
【技术特征摘要】
2011.03.18 JP 2011-061513;2011.04.21 JP 2011-095061.一种复制电路，其特征在于具备 第一导电类型的第一晶体管； 第一电流路径，其中串联连接有第一导电类型的第二晶体管和第二导电类型的第三晶体管； 第二电流路径，其中串联连接有第一导电类型的第四晶体管和第二导电类型的第五晶体管，所述第四晶体管是以流过与在所述第一晶体管中流过的电流相当的电流的方式而构成的，所述第五晶体管是以流过与在所述第三晶体管中流过的电流相当的电流的方式而构成的； 第二导电类型的第六晶体管，所述第六晶体管是以流过与在所述第三晶体管中流过的电流相当的电流的方式构成的； 第一控制单元，所述第一控制单元以使所述第一晶体管的漏极电压与参考电压大致相等的方式控制所述第一晶体管的栅极电压；和 第二控制单元，所述第二控制单元以使所述第四晶体管的漏极电压与所述参考电压大致相等的方式控制所述第二晶体管的栅极电压。2.如权利要求I所述的复制电路，其特征在于 所述第一晶体管的栅极与所述第四晶体管的栅极共同地连接，以及所述第三晶体管的漏极和栅极、所述第五晶体管的栅极、以及所述第六晶体管的栅极共同地连接。3.如权利要求I所述的复制电路，其特征在于 所述第一控制单元是被供给了所述参考电压和所述第一晶体管的漏极电压、且输出与所述第一晶体管的栅极相连接的第一差动放大器，以及 所述第二控制单元是被供给了所述参考电压和所述第四晶体管的漏极电压、且输出与所述第二晶体管的栅极相连接的第二差动放大器。4.一种高电压检测电路，其特征在于，包含如权利要求I所述的复制电路， 其中，所述第一导电类型的第一晶体管与第一电阻器串联连接而构成参考电流路径，以及 所述第二导电类型的第六晶体管与第二电阻器串联连接在高电压端子与基准电压端子之间而构成第三电流路径。5.如权利要求4所述的高电压检测电路，其特征在于 所述第一晶体管的栅极与所述第四晶体管的栅极共同地连接，以及所述第三晶体管的漏极和栅极、所述第五晶体管的栅极、以及所述第六晶体管的栅极共同地连接。6.如权利要求4所述的高电压检测电路，其特征在于 所述第一控制单元是被供给了所述参考电压和所述第一晶体管的漏极电压、且输出与所述第一晶体管的栅极相连接的第一差动放大器，以及 所述第二控制单元是被供给了所述参考电压和所述第四晶体管的漏极电压、且输出与所述第二晶体管的栅极相连接的第二差动放大器。7.如权利要求4所述的高电压检测电路，其特征在于还具备比较电路，所述比较电路将所述参考电压与所述第六晶体管的漏极电压进行比较。8.一种高电压调节器电路，其特征在于具有利用如权利要求4至权利要求7的任意一项所述的高压检测电路的输出来控制动作、且其输出与所述高压端子相连接的电荷泵。9.一种非易失性半导体存储装置，其特征在于具备存储器单元阵列，所述存储器单元阵列具有利用如权利要求8所述的高电压调节器电路的输出电压来执行写入或擦除的多个存储器单元。10.一种电压变换电路，其特征在于具备 第一晶体管(Tll)，所述第一晶体管(Tll)与第一节点(CPDl)和第二节点(CPD2)相连接； 第一电容器(Cll)，所述第一电容器连接在所述第一节点与第三节点(DCLKl)之间；第二电容器(C12)，所述第二电容器连接在所述第一晶体管的栅极与第四节点(GCLKl)之间； 第一缓冲器，所述第一缓冲器响应于第一控制信号(DCLKlO)来驱动所述第三节点；和第二缓冲器，所述第二缓冲器响应于第二控制信号(GCLKlO)来驱动所述第三节点，其中，所述第一缓...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。