电平移位器制造技术

本发明专利技术公开电平移位器。本发明专利技术的电平移位器，包含：连接于外部电源和接地端的信号变换部；连接于信号变换部而输出从外部电源施加的偏压的第一输出端和第二输出端；根据输入信号来转换信号变换部的连接状态，以调节第一输出端和第二输出端各自的输出电压值的转换部，转换部包含：在用于施加输入信号的输入端与外部电源之间串联连接的互不相同类型的第一晶体管和第二晶体管；被布置在用于施加输入信号的输入端和第一输出端之间的第三晶体管，第一晶体管和第二晶体管的栅极共同连接于第二输出端，第三晶体管的栅极连接于串联连接的第一晶体管和第二晶体管之间的连接节点上。

【技术实现步骤摘要】

本专利技术涉及一种电平移位器，尤其涉及具有单电源的电平移位器。
技术介绍
在将对多种半导体电路进行了组合的电路系统体现为ー个芯片形态的系统级芯片(System On Chip :S0C)中,将系统级芯片设计成在要求高性能的模块使用高电压,在要求低性能的模块为了节能而使用低电压。然而，因为在各模块之间使用相互不同的电压，因此在模块之间的接ロ区间，因电压差而可能导致泄漏电流增加或功能上出现问题。为了解决这种问题，作为用于变更模块之间的电压电平的接ロ电路而使用了将从外部供给的电压变换为更高电平的高电压或低电平的低电压的电平移位器(Level Shiffter)。图I为用于说明根据现有技术的电平移位器的电路图。參照图1，现有的电平移位器接收具有相对低的电平Vdd的输入信号in，输出以相对高的电平vdda进行了电平移位的输出信号out。更具体地，当输入信号in为高电平vdd吋，晶体管丽1、MP2被分别导通，输出具有高电平vdda的信号，当输入信号in为低电平vss吋，晶体管丽2、MPl被分别导通，输出具有低电平vss的信号。但是，这种晶体管需要在用于反转输入信号的变换器中施加专门的电源，因此随着电源引脚的增加导致引脚个数的増加。随之，存在电平移位器的制造成本上升且设计上的复杂度增加的问题。
技术实现思路
因此，本专利技术的目的在于提供ー种在实现具有单电源的电平移位器的同时不使用专门的存储元件而仅通过转换动作来输出根据输入信号的外部电源的电平移位器。为了实现上述目的，本专利技术所提供的电平移位器包含连接于外部电源和接地端的信号变换部；连接于所述信号变换部而输出从所述外部电源施加的偏压的第一输出端和第二输出端；根据输入信号来转换所述信号变换部的连接状态，以调节所述第一输出端和所述第二输出端各自的输出电压值的转换部，所述转换部包含在用于施加输入信号的输入端与所述外部电源之间串联连接的互不相同类型的第一晶体管和第二晶体管、被布置在用于施加所述输入信号的输入端和所述第一输出端之间的第三晶体管，所述第一晶体管和所述第二晶体管的栅极共同连接于所述第二输出端，所述第三晶体管的栅极连接于串联连接的所述第一晶体管和所述第二晶体管之间的连接节点上。此时，所述第一晶体管在所述输入端上施加具有高电平的输入信号时可被导通，所述第二晶体管在所述输入端上施加具有低电平的输入信号时可被导通。并且，所述第一晶体管最好是PMOS晶体管，所述第二晶体管和第三晶体管最好是NMOS晶体管。并且，所述信号变换部可包含成对布置并共同连接于所述外部电源的第四晶体管和第五晶体管、连接于所述第四晶体管和接地端之间的第六晶体管、连接于所述第五晶体管和所述接地端之间的第七晶体管，所述第三晶体管可布置在所述第四晶体管和所述第六晶体管之间的连接节点与所述输入端之间，所述第一晶体管和所述第二晶体管的栅极可共同连接于所述第六晶体管的栅极，所述第七晶体管的栅极可连接于所述输入端，所述第四晶体管和所述第六晶体管之间的连接节点可连接于第一输出端，所述第五晶体管和所述第七晶体管之间的连接节点可连接于第二输出端。此时，所述第四晶体管和第五晶体管最好是PMOS晶体管，所述第六晶体管和第七晶体管最好是NMOS晶体管。并且，所述第一输出端和第二输出端可分别包含变换器，用于对从所述外部电源施加的偏压进行反转而输出。并且，本专利技术的另ー实施例所提供的电平移位器包含在用于施加输入信号的输入端和外部电源之间串联连接的相互不同类型的第一晶体管和第二晶体管；在所述第一晶体管和所述第二晶体管之间的连接节点上连接栅极的第三晶体管；成对布置并共同连接于 所述外部电源的第四晶体管和第五晶体管；连接于所述第四晶体管和接地端之间的第六晶体管；连接于所述第五晶体管和所述接地端之间的第七晶体管，所述第三晶体管布置在所述第四晶体管和所述第六晶体管之间的连接节点与所述输入端之间，所述第一晶体管和所述第二晶体管的栅极共同连接于所述第六晶体管的栅极，所述第七晶体管的栅极连接于所述输入端，所述第四晶体管和所述第六晶体管之间的连接节点连接于第一输出端，所述第五晶体管和所述第七晶体管之间的连接节点连接于第二输出端。此时，所述第一晶体管、所述第四晶体管和所述第五晶体管最好是PMOS晶体管，所述第二晶体管、所述第三晶体管、所述第六晶体管和所述第七晶体管最好是NMOS晶体管。此时，所述第一输出端和第二输出端可分别包含变换器，用于对从所述外部电源施加的偏压进行反转而输出。如上所述，本专利技术的多个实施例所提供的电平移位器，通过在将输入信号的电平变换为高电压电平或低电压电平的过程中使用单电源，从而因电カ引脚的减少而可以节省制造成本。此外，不使用专门的存储元件，能够仅通过转换动作而根据输入信号输出外部电源或接地电压，从而可以防止因使用存储元件而发生的泄漏电流导致的电平移位器的误动作，由此不受输入信号的频率限制而可以广泛地使用。附图说明图I为根据现有技术的电平移位器的电路图。图2为用于说明本专利技术的一个实施例所提供的电平移位器1000的组成的框图。图3为本专利技术的一个实施例所提供的电平移位器1000的电路图。图4为用于说明本专利技术的一个实施例所提供的电平移位器1000的动作的波形图。具体实施例方式以下，參照附图更详细地说明本专利技术。图2为用于说明本专利技术的一个实施例所提供的电平移位器的组成的框图。參照图2，本实施例的电平移位器1000包含转换部100、信号变换部200、第一输出端300和第二输出端350。转换部100连接于输入端IN而接收输入信号，并根据输入信号来转换信号变换部200的连接状态，由此调节第一输出端300和第二输出端350的输出电压值。信号变换部200连接于外部电源VDDH和接地端AGND，根据转换部100的转换动作，将外部电源和接地电压传递到第一输出端300和第二输出端350。这里，外部电源的大小可大于或小于输入信号的电压大小。第一输出端300和第二输出端350连接于信号变换部,输出从外部电源施加的偏压。具体来讲，第一输出端300和第二输出端350可分别输出外部电源和接地电压。如上所述，本实施例所提供的电平移位器1000通过在将输入信号电平转换为高电压电平或低 电压电平的过程中使用单电源，从而可以因电力引脚的減少而节省制造成本。并且，本实施例所提供的电平移位器1000不使用专门的存储元件，能够通过转换部100的转换动作而根据输入信号来输出外部电源或接地电压，从而可以防止在存储元件中发生的泄漏电流，由此不受输入信号的频率限制而可以广泛地使用。图3为本专利技术的一个实施例所提供的电平移位器1000的电路图。參照图3，本实施例的电平移位器1000包含多个PMOS晶体管或NMOS晶体管，通过接收从输入端IN输入的输入信号，在第一输出端300和第二输出端350输出外部电源VDDH或接地电压。转换部100包含第一晶体管至第三晶体管110、120、130。具体来讲，第一晶体管110和第二晶体管120在施加输入信号的输入端和外部电源之间串联连接，第一晶体管Iio的漏极和第二晶体管120的源极共同连接而形成连接节点。并且，第一晶体管110和第二晶体管120的栅极共同连接于第二输出端350。第三晶体管130布置在施加输入信号的输入端和第一输出端300之间。具体来讲，第三本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.02.18 KR 10-2011-00147961.一种电平移位器，其特征在于包含 连接于外部电源和接地端的信号变换部； 连接于所述信号变换部而输出从所述外部电源施加的偏压的第一输出端和第二输出端; 根据输入信号来转换所述信号变换部的连接状态，以调节所述第一输出端和所述第二输出端各自的输出电压值的转换部， 所述转换部，包含 在用于施加输入信号的输入端与所述外部电源之间串联连接的互不相同类型的第一晶体管和第二晶体管； 被布置在用于施加所述输入信号的输入端和所述第一输出端之间的第三晶体管， 其中，所述第一晶体管和所述第二晶体管的栅极共同连接于所述第二输出端，所述第三晶体管的栅极连接于串联连接的所述第一晶体管和所述第二晶体管之间的连接节点上。2.根据权利要求I所述的电平移位器，其特征在于，所述第一晶体管在所述输入端上施加具有高电平的输入信号时被导通，所述第三晶体管在所述输入端上施加具有低电平的输入信号时被导通。3.根据权利要求I所述的电平移位器，其特征在于，所述第一晶体管是PMOS晶体管，所述第二晶体管和第三晶体管是NMOS晶体管。4.根据权利要求I所述的电平移位器，其特征在于，所述信号变换部包含 成对布置并共同连接于所述外部电源的第四晶体管和第五晶体管； 连接于所述第四晶体管和接地端之间的第六晶体管； 连接于所述第五晶体管和所述接地端之间的第七晶体管， 所述第三晶体管布置在所述第四晶体管和所述第六晶体管之间的连接节点与所述输入端之间， 所述第一晶体管和所述第二晶体管的栅极共同连接于所述第六晶体管的栅极， 所述第七晶体管的栅极连接于...

【专利技术属性】
技术研发人员：柳凡善，林奎昊，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：