当前位置: 首页 > 专利查询>北京大学专利>正文

单边沿主从型D触发器制造技术

技术编号:7788794 阅读:287 留言:0更新日期:2012-09-21 22:48
本发明专利技术涉及触发器技术领域,公开了一种单边沿主从型D触发器,包括主锁存器和从锁存器,所述主锁存器和从锁存器共用一个反相器。本发明专利技术对传统主从型触发器的结构进行了改进,使主锁存器和从锁存器共用一个反相器,减少了触发器工作的建立时间和延迟时间,提高了单边沿触发器的性能,在保持电路工作稳定性的同时提高了触发器的工作速度,并降低了触发器的功耗损失。

【技术实现步骤摘要】

本专利技术涉及触发器
,尤其涉及一种单边沿主从型D触发器
技术介绍
单边沿的D触发器是传统的D触发器结构,由于其具有结构简单、功能完善、可靠性高等优点,被广泛应用于数字集成电路设计中,在集成电路发展的历史中占有重要位置,目前依然在工业产业界中广泛应用。 下面分析传统的主从型D触发器结构(如图2所示),以及目前文献中已有的关于主从型D触发器的改进结构(如图3、图4所示)。单边沿D触发器的代表结构一主从型D触发器是将电平敏感的正、负两种锁存器串联而成的触发器,传统的主从型D触发器的原理图如图I所示。其中,第一级锁存器被称为主锁存器,是负边沿锁存器;第二级锁存器被称为从锁存器,为正边沿锁存器。CLK信号为系统时钟信号。其工作时序为当时钟信号为低电平时,主锁存器为透明状态,输入逻辑信号D的值通过主锁存器输出为反信号DB。此时从锁存器处于保持状态,整个触发器对上一周期的输出Q进行逻辑状态保持。当时钟信号由低电平反转为高电平的过程中,主锁存器关闭,并对之前的输出逻辑信号DB进行保持。当时钟信号变为稳定的高电平后,从锁存器进入透明状态,输入的反信号DB由从锁存器输出为Q。由于在时钟高电平本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种单边沿主从型D触发器,其特征在于,包括主锁存器和从锁存器,所述主锁存器和从锁存器共用一个反相器INV2。2.如权利要求I所述的D触发器,其特征在于,所述主锁存器包括传输门SI、S2,以及反相器INVl ;所述从锁存器包括传输门S3、S4、S5,以及反相器INV3、INV4 ;所述传输门SI的第一端为所述D触发器的输入端;第二端分别与传输门S2的第一端、反相器INVl的一端连接;传输门S2的第二端分别与反相器INV2的一端、传输门S5的第一端连接;反相器INV2...

【专利技术属性】
技术研发人员:梁雪王宇徐越贾嵩王源张钢刚
申请(专利权)人:北京大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1