一种基于FinFET晶体管的主从触发器制造技术

本发明专利技术公开了一种基于FinFET晶体管的主从触发器，通过第一P型FinFET管、第二P型FinFET管、第三P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管和第六N型FinFET管构成主锁存器；从锁存器由第四P型FinFET管和第七N型FinFET管构成的第二反相器与第五P型FinFET管和第八N型FinFET管构成的第三反相器组成，从锁存器为两个反相器组成的环路；优点是电路结构简单，功耗和传播延时均较小，采用PTM模型的32nm工艺器件参数，在标准电压(1v)条件下进行仿真，本发明专利技术的电路功耗比现有的触发器电路功耗降低了大约66％，传播延时降低了大约48％。

【技术实现步骤摘要】
一种基于FinFET晶体管的主从触发器
本专利技术涉及一种触发器，尤其是涉及一种基于FinFET晶体管的主从触发器。
技术介绍
目前，集成电路技术的设计工艺进入到纳米阶段，在芯片设计过程中，无论从芯片本身的成本和性能考虑，还是从电子信息产品的市场角度考虑，功耗大小已经成为衡量芯片性能的重要指标。低功耗设计已成为目前芯片设计的热点和难点。随着晶体管尺寸的不断缩小，受短沟道效应和当前制造工艺的限制，普通的CMOS晶体管尺寸降低的空间极度缩小。当普通CMOS晶体管的尺寸缩小到20nm以下时，CMOS晶体管的漏电流会急剧加大，造成较大的电路漏功耗。并且，电路短沟道效应变得更加明显，CMOS晶体管变得相当不稳定，极大的限制了电路性能的提高。FinFET晶体管的沟道采用零掺杂或是低掺杂，沟道被栅三面包围，这种特殊的三维立体结构，增强了栅对沟道的控制力度，极大的抑制了短沟道效应，抑制了器件的漏电流。FinFET(鳍式场效晶体管，FinField-EffectTransistor)作为一种新型的3D晶体管，逐渐成为接替普通CMOS晶体管，延续摩尔定律的优良器件之一。触发器作为电子系统的一种基本运算单元，是构成基本时序单元的重要组成部件，被广泛运用在大规模的集成电路设计中。触发器性能的好坏往往能够决定电路性能的好坏。设计一个反应迅速，功耗较低的触发器已经成为电路设计者不可回避的问题之一。现有的基于FinFET晶体管的主从触发器主要有两种：多路开关型主从触发器和强制脉冲型主从触发器。多路开关型主从触发器的电路图如图1所示，该触发器存在以下问题：一、所使用的FinFET晶体管数量较多，电路结构复杂，占用版图面积大且会造成较大的电路功耗；二、该电路接入的时钟信号需要驱动四个FinFET传输门，时钟信号负载很大，造成很大的电路功耗和传播延时，该电路的传播延时为一个FinFET传输门的延时与一个FinFET反相器延时之和。强制脉冲型主从触发器的电路图如图2所示，该触发器使用的晶体管的数量相对多路开关型主从触发器减少，时钟信号只需要驱动两个FinFET传输门，时钟负载减小，但是该触发器存在以下问题：触发器内锁存器状态的改变，需要较强的输入数据脉冲，短暂的直流通路造成较大的静态功耗，功耗较大。鉴此，设计一款电路结构简单，功耗和传播延时均较小的基于FinFET晶体管的主从触发器具有重要意义。
技术实现思路
本专利技术所要解决的技术问题是提供一种电路结构简单，功耗和传播延时均较小的基于FinFET晶体管的主从触发器。本专利技术解决上述技术问题所采用的技术方案为：一种基于FinFET晶体管的主从触发器，包括第一P型FinFET管、第二P型FinFET管、第三P型FinFET管、第四P型FinFET管、第五P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管、第七N型FinFET管和第八N型FinFET管；所述的第一P型FinFET管的源极、所述的第二P型FinFET管的源极、所述的第四P型FinFET管的源极、所述的第五P型FinFET管的源极、所述的第一P型FinFET管的衬底、所述的第二P型FinFET管的衬底、所述的第三P型FinFET管的衬底、所述的第四P型FinFET管的衬底和所述的第五P型FinFET管的衬底均接入电源；所述的第一N型FinFET管的衬底、所述的第二N型FinFET管的衬底、所述的第三N型FinFET管的衬底、所述的第四N型FinFET管的衬底、所述的第五N型FinFET管的衬底、所述的第六N型FinFET管的衬底、所述的第七N型FinFET管的衬底、所述的第八N型FinFET管的衬底、所述的第一N型FinFET管的源极、所述的第五N型FinFET管的源极、所述的第七N型FinFET管的源极和所述的第八N型FinFET管的源极均接地；所述的第二N型FinFET管的漏极为信号输入端，所述的第三N型FinFET管的漏极为反相信号输入端；所述的第二N型FinFET管的栅极、所述的第三P型FinFET管的栅极和所述的第三N型FinFET管的栅极连接且其连接端为时钟信号输入端，所述的第四N型FinFET管的栅极和所述的第六N型FinFET管的栅极连接且其连接端为反相时钟信号输入端；所述的第一N型FinFET管的漏极、所述的第一P型FinFET管的栅极、所述的第二N型FinFET管的源极和所述的第四N型FinFET管的漏极连接；所述的第一P型FinFET管的漏极、所述的第二P型FinFET管的栅极、所述的第一N型FinFET管的栅极、所述的第五N型FinFET管的栅极和所述的第三N型FinFET管的源极连接；所述的第二P型FinFET管的漏极、所述的第三P型FinFET管的漏极、所述的第五N型FinFET管的漏极和所述的第六N型FinFET管的漏极连接；所述的第三P型FinFET管的源极、所述的第四P型FinFET管的漏极、所述的第五P型FinFET管的栅极、所述的第四N型FinFET管的源极、所述的第六N型FinFET管的源极、所述的第七N型FinFET管的漏极和所述的第八N型FinFET管的栅极连接且其连接端为信号输出端；所述的第四P型FinFET管的栅极、所述的第五P型FinFET管的漏极、所述的第七N型FinFET管的栅极和所述的第八N型FinFET管的漏极连接且其连接端为反相信号输出端。所述的第一P型FinFET管的沟道长度、所述的第二P型FinFET管的沟道长度、所述的第三P型FinFET管的沟道长度、所述的第四P型FinFET管的沟道长度、所述的第五P型FinFET管的沟道长度、所述的第一N型FinFET管的沟道长度、所述的第二N型FinFET管的沟道长度、所述的第三N型FinFET管的沟道长度、所述的第四N型FinFET管的沟道长度、所述的第五N型FinFET管的沟道长度、所述的第六N型FinFET管的沟道长度、所述的第七N型FinFET管的沟道长度和所述的第八N型FinFET管的沟道长度均为32nm。与现有技术相比，本专利技术的优点在于通过第一P型FinFET管、第二P型FinFET管、第三P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管和第六N型FinFET管构成主锁存器；从锁存器由第四P型FinFET管和第七N型FinFET管构成的第二反相器与第五P型FinFET管和第八N型FinFET管构成的第三反相器组成，从锁存器为两个反相器组成的环路；主锁存器与从锁存器之间不存在开关电路的隔离，从锁存器被嵌入在主锁存器的反相器环中，由此可以大大的减小触发器的传播延时时间；并且本专利技术的主从触发器由十三个FinFET管组成，晶体管数量较少，电路结构简单，减小了版图面积，降低了电路功耗，时钟信号只需要负载五个FinFET管，时钟负载减小，进一步降低电路功耗；第三P型FinFET管和第六N型FinFET管构成的传输门结构，不仅保障电路的全摆幅输出，而且还可以增强电路的驱动能力；采用PTM模型的32nm工艺器件参数，在标准电压(1本文档来自技高网...

【技术保护点】
一种基于FinFET晶体管的主从触发器，其特征在于包括第一P型FinFET管、第二P型FinFET管、第三P型FinFET管、第四P型FinFET管、第五P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管、第七N型FinFET管和第八N型FinFET管；所述的第一P型FinFET管的漏极、所述的第二P型FinFET管的漏极、所述的第四P型FinFET管的漏极、所述的第五P型FinFET管的漏极、所述的第一P型FinFET管的衬底、所述的第二P型FinFET管的衬底、所述的第三P型FinFET管的衬底、所述的第四P型FinFET管的衬底和所述的第五P型FinFET管的衬底均接入电源；所述的第一N型FinFET管的衬底、所述的第二N型FinFET管的衬底、所述的第三N型FinFET管的衬底、所述的第四N型FinFET管的衬底、所述的第五N型FinFET管的衬底、所述的第六N型FinFET管的衬底、所述的第七N型FinFET管的衬底、所述的第八N型FinFET管的衬底、所述的第一N型FinFET管的漏极、所述的第五N型FinFET管的漏极、所述的第七N型FinFET管的漏极和所述的第八N型FinFET管的漏极均接地；所述的第二N型FinFET管的漏极为信号输入端，所述的第三N型FinFET管的漏极为反相信号输入端；所述的第二N型FinFET管的栅极、所述的第三P型FinFET管的栅极和所述的第三N型FinFET管的栅极连接且其连接端为时钟信号输入端，所述的第四N型FinFET管的栅极和所述的第六N型FinFET管的栅极连接且其连接端为反相时钟信号输入端；所述的第一N型FinFET管的源极、所述的第一P型FinFET管的栅极、所述的第二N型FinFET管的源极和所述的第四N型FinFET管的漏极连接；所述的第一P型FinFET管的源极、所述的第二P型FinFET管的栅极、所述的第一N型FinFET管的栅极、所述的第五N型FinFET管的栅极和所述的第三N型FinFET管的源极连接；所述的第二P型FinFET管的源极、所述的第三P型FinFET管的漏极、所述的第五N型FinFET管的源极和所述的第六N型FinFET管的漏极连接；所述的第三P型FinFET管的源极、所述的第四P型FinFET管的源极、所述的第五P型FinFET管的栅极、所述的第四N型FinFET管的源极、所述的第六N型FinFET管的源极、所述的第七N型FinFET管的源极和所述的第八N型FinFET管的栅极连接且其连接端为信号输出端；所述的第四P型FinFET管的栅极、所述的第五P型FinFET管的源极、所述的第七N型FinFET管的栅极和所述的第八N型FinFET管的源极连接且其连接端为反相信号输出端。...

【技术特征摘要】
1.一种基于FinFET晶体管的主从触发器，其特征在于包括第一P型FinFET管、第二P型FinFET管、第三P型FinFET管、第四P型FinFET管、第五P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管、第七N型FinFET管和第八N型FinFET管；所述的第一P型FinFET管的源极、所述的第二P型FinFET管的源极、所述的第四P型FinFET管的源极、所述的第五P型FinFET管的源极、所述的第一P型FinFET管的衬底、所述的第二P型FinFET管的衬底、所述的第三P型FinFET管的衬底、所述的第四P型FinFET管的衬底和所述的第五P型FinFET管的衬底均接入电源；所述的第一N型FinFET管的衬底、所述的第二N型FinFET管的衬底、所述的第三N型FinFET管的衬底、所述的第四N型FinFET管的衬底、所述的第五N型FinFET管的衬底、所述的第六N型FinFET管的衬底、所述的第七N型FinFET管的衬底、所述的第八N型FinFET管的衬底、所述的第一N型FinFET管的源极、所述的第五N型FinFET管的源极、所述的第七N型FinFET管的源极和所述的第八N型FinFET管的源极均接地；所述的第二N型FinFET管的漏极为信号输入端，所述的第三N型FinFET管的漏极为反相信号输入端；所述的第二N型FinFET管的栅极、所述的第三P型FinFET管的栅极和所述的第三N型FinFET管的栅极连接且其连接端为时钟信号输入端，所述的第四N型FinFET管的栅极和所述的第六N型FinFET管的栅极连接且其连接端为反相时钟信号输入端；所述的第一N型FinFET...

【专利技术属性】
技术研发人员：胡建平，张月杰，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江;33