低信号环境中的电容开路测试制造技术

本发明专利技术公开了一种在低信号环境中对电连接进行电容测试的改进系统。所述系统包括提高电容探针灵敏度的结构。一个结构是隔离物，所述隔离物被设置为允许所述探针部分地插入所述元件中，而不会接触所述引脚。所述隔离物可以是所述探针上的卡圈，所述卡圈接触所述元件的所述壳体、接触所述电路组件的所述基底或所述两者。在一些其他实施例中，所述隔离物可以是延伸超过所述感测板的所述表面的冒口，所述冒口接触所述元件、所述元件的冒口部分或两者的组合。所述隔离物通过在所述探针的感测板与测试中的引脚之间形成小间隙提高灵敏度，而没有损坏所述引脚的风险。第二个结构是所述探针的防护板，其相对所述探针的感测板具有降低的电容。降低电容也可以提高所述探针的灵敏度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术整体涉及电路组件测试，并且更具体地讲涉及与电路组件的元件引脚连接的电容测试。相关领域说明制造印刷电路板(PCB)组件时，要在ー个或多个阶段进行测试，以确保成品充分起作用。在一些制备操作中，首先在其上安装任何元件之前对电路组件进行测试。可以在将元件(通常通过焊接)连接到电路组件上之前単独测试元件。一旦元件连接就可以进行另外的测试，以验证元件是否正确连接。此类测试包括“开路”测试和“短路”测试，其中“短路”测试可显示元件与电路组件的接触点连接中的缺陷。尽管接触点可以采用多种形状，包 括柱、鸥翼式导线或焊球，但这些接触点通常被称为“引脚”。测试与引脚连接的ー种方法被称为电容测试。在电容“开路”测试中，将包括感测板的探针压贴具有要测试的引脚的元件。在正确制造的电路组件中，在应连接到受测试的引脚的电路组件上的一点处生成测试信号如果测试中的引脚正确连接到电路组件上，那么测试信号将从电路组件穿过引脚传播至元件内的导电结构。虽然探针板与这些导电结构是分离的，但测试信号可以电容耦合到探针板上。在测试过程中，分析探针板处接收到的信号，以确定测试信号是否已电容耦合到探针板上，指示出组件与元本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：安东尼·J·舒托，
申请(专利权)人：泰拉丁公司，
类型：发明
国别省市：