本发明专利技术提供一种薄膜晶体管，薄膜晶体管包括基板、栅极、栅绝缘层、主动层、源极、漏极，栅极设置于基板上，栅绝缘层覆盖栅极及基板，主动层设置于该栅绝缘层上，并位于栅极上方，源极和漏极分别设置于主动层上，且源极与源极相对设置；其中，栅绝缘层包括设置于栅极及基板上的第一栅绝缘层、在第一栅绝缘层之上的第二栅绝缘层，且第一栅绝缘层的膜质比第二栅绝缘层的膜质致密，因而，即使在切割或者制造过程中产生了静电，本发明专利技术的栅极与源极、漏极之间也不容易发生静电击穿的现象。
【技术实现步骤摘要】
本专利技术涉及一种薄膜晶体管，且特别涉及一种栅绝缘层具有多个膜层的薄膜晶体管。
技术介绍
近年来，由于光电技术与半导体制造技术的成熟，带动了平面显示器(Flat PanelDisplay)的蓬勃发展，其中薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display, TFT-IXD)应用薄膜晶体管作为开关以控制液晶层，其具有操作电压低、反应速度快、重量轻以及体积小等优点，而逐渐成为平面显示器产品的主流。 薄膜晶体管液晶显示器包括薄膜晶体管阵列基板、与薄膜晶体管阵列基板相对设置的彩色滤光片基板、以及夹置于薄膜晶体管阵列基板和彩色滤光片基板之间的液晶层。薄膜晶体管阵列基板包括一基板，设置于基板上的扫描线、数据线、以及连接扫描线和数据线的薄膜晶体管，以及连接到薄膜晶体管的像素电极，通过扫描线控制薄膜晶体管的开启，通过数据线来控制像素电极充入电压的大小，从而控制液晶层的偏转以显示图像。彩色滤光片基板包括一基板、设置于基板上的黑色矩阵和彩色滤光层、以及一平坦层、一设置于绝缘层上的透明电极层。图I为现有薄膜晶体管的剖面示意图。请参考图1，现有的薄膜晶体管100包括一基板110、一栅极120、一栅绝缘层130、一有源层140、一欧姆接触层150、一源极160与一漏极170。其中，栅极120配置于部分基板110上，并与扫描线(未显示)电性连接。栅绝缘层130配置于基板110上，并覆盖栅极120和扫描线，栅绝缘层130的材料为氮化硅(SiNx)或氧化硅(SiOx)，厚度为300(T4000A (埃)。有源层140配置于栅绝缘层130上，并对应设置于栅极120上方。欧姆接触层150配置于部分有源层140上，且欧姆接触层150上设置有源极160与漏极170，欧姆接触层的目的是用来降低有源层与源极和漏极的接触电阻。源极与漏极相对设置，且源极与数据线电性连接，漏极与像素电极(未显示)电性连接。当开启电压通过扫描线输入至栅极120时，有源层140便具有导电的特性，因此源极160与漏极170之间便可导通，从而数据线上输入想要显示的画面电压通过源极、漏极而输入到像素电极，因而像素电极可以用来显示想要的画面。一般说来，目前的薄膜晶体管制造工艺首先沉积栅金属层并刻蚀出栅极图案，然后在具有栅图案层基板表面沉积栅绝缘层，然后依次制造有源层、欧姆接触层和源/漏金属层。薄膜晶体管在制造工艺中，主要包括沉积、刻蚀等工艺，由于沉积设备、刻蚀设备一般需要较高的工作电压，这种较高的工作电压会导致TFT阵列基板在制造过程中可能使得其中的金属层聚集较多电荷；并且，薄膜晶体管在制造过程中需要多次搬运、清洗步骤，这样的搬运、清洗步骤会对TFT阵列基板中的玻璃基板产生摩擦，使得玻璃基板上产生电荷，而玻璃基板上产生的电荷都会聚集到与玻璃基板直接接触的栅金属层上。在上述制造现有的TFT阵列基板的工艺过程中，TFT阵列基板会在金属层上聚集较多电荷，而采用现有工艺制造的TFT阵列基板上的栅金属层和源/漏金属层之间完全被栅绝缘层隔开，从而两个金属层之间极容易因为电荷的聚集而形成电势差，而一般说来栅绝缘层比较疏松，即栅绝缘层的折射率在I. 82 I. 87，并且在制造疏松栅绝缘层的过程中容易产生针孔(pinhole)，从而TFT阵列基板在制造过程容易发生静电击穿现象，导致产品的合格率和良率降低。另外，在形成膜晶体管阵列基板后，后续需要对膜晶体管阵列基板进行切割以形成想要尺寸的面板，然，在面板的切割过程中，容易由于切割轮与膜晶体管阵列基板的摩擦而产生静电，而该些静电也会聚集在栅极和源/漏极上，由此两个金属层之间会因为电荷的聚集而形成电势差，从而使得TFT阵列基板在切割过程中发生静电击穿现象，导致产品的合格率和良率进一步降低。
技术实现思路
为了克服现有技术中存在的问题，本专利技术提供了一种薄膜晶体管，能有效的降低薄膜晶体管在制造过程中以及在切割过程中发生的静电击穿现象。本专利技术揭露一种薄膜晶体管，包括基板、栅极、栅绝缘层、主动层、源极、漏极，栅极设置于基板上，栅绝缘层覆盖栅极及基板，主动层设置于该栅绝缘层上，并位于栅极上方，源极和漏极分别设置于主动层上，且源极与源极相对设置；其中，栅绝缘层包括设置于栅极及基板上的第一栅绝缘层、在第一栅绝缘层之上的第二栅绝缘层，且第一栅绝缘层的膜质比第二栅绝缘层的膜质致密。 在本专利技术之一实施例中，该绝缘层更包括一第三栅绝缘层，第三栅绝缘层夹置于第一栅绝缘层和第二栅绝缘层之间，且第三栅绝缘层的膜质要比该第二栅绝缘层的膜质疏松。在本专利技术之一实施例中，第一栅绝缘层的折射率大于I. 9，第二栅绝缘层的折射率比第一栅绝缘层的折射率要小0. 02 0. 03，第三栅绝缘层的折射率要小于第二栅绝缘层。第三栅绝缘层的折射率为I. 82 I. 87。在本专利技术之一实施例中，第一栅绝缘层的厚度介于300A到500A之间，第二栅绝缘层的厚度大体上为500A，第三栅绝缘层的厚度为2000~3000 A。第一栅绝缘层、第二栅绝缘层、第三栅绝缘层的材料为氮化硅。在本专利技术之一实施例中，主动层包括有源层和欧姆接触层，有源层位于栅绝缘层之上，欧姆接触层位于有源层之上，且欧姆接触层之上设置源极和漏极。有源层的材料为非晶硅(a-Si)，欧姆接触层材料为在非晶硅里面掺杂P (磷)元素形成。在本专利技术之一实施例中，主动层的材料为IGZO、IZ0、Zn0、ZnSn0、GIZO之一。本专利技术还揭露一种薄膜晶体管，包括基板、栅极、栅绝缘层、主动层、源极、漏极，栅极设置于基板上，栅绝缘层覆盖栅极及基板，主动层设置于该栅绝缘层上，并位于栅极上方，源极和漏极分别设置于主动层上，且该源极与该源极相对设置；其中，该栅绝缘层包括设置于栅极及该基板上的第一栅绝缘层、在该第一栅绝缘层之上的第二栅绝缘层，且该栅绝缘层包含N-H键、Si-H键键结，该第一栅绝缘层N-H键、Si-H键含量小于该第二栅绝缘层N-H键、Si-H键含量。在本专利技术之一实施例中，第一栅绝缘层N-H键、Si-H键含量小于15 %，第二栅绝缘层N-H、Si-H键含量小于20%。在本专利技术之一实施例中，栅绝缘层更包括第三栅绝缘层，第三栅绝缘层夹置于第一栅绝缘层和第二栅绝缘层之间，且第三栅绝缘层N-H键、Si-H键含量大于第二栅绝缘层N-H键、Si-H键含量；第三栅绝缘层中N-H键、Si-H键含量大于20% ;第一栅绝缘层的厚度介于300A到500A之间，第二栅绝缘层的厚度大体上为500A，第三栅绝缘层的厚度为2000~3000 A0在本专利技术之一实施例中，栅绝缘层的材料为氮化硅；该主动层的材料为非晶矽、IGZO、IZO、ZnO, ZnSnO, GIZO之一；该栅绝缘层还包括Si-N键、N-N键、Si-Si键键结。根据以上所述，本专利技术相对前案的设计，由于在栅极和主动层之间设置有第一栅绝缘层和第二栅绝缘层，且第一栅绝缘层和第二栅绝缘层的膜质都比较致密，因而，即使在切割或者制造过程中产生了静电，本专利技术的栅极与源/漏极之间也不容易发生前案的静电击穿的现象，从而本专利技术可以改善产品的合格率和良率。另外，本专利技术的薄膜晶体管不容易出现金属层断线的问题，且薄膜晶体管可以得到比较好的开关比。附图说明图I为现有薄膜晶体管100的剖本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：许民庆，吴钊鹏，黎昔耀，曹岩，
申请(专利权)人：深超光电深圳有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。