薄膜晶体管制造技术

一种薄膜晶体管，包括：基板；位于所述基板上的栅电极；覆盖所述栅电极的栅绝缘层；位于所述栅绝缘层上并且彼此隔开的与所述栅电极重叠的第一半导体层和第二半导体层；位于所述第一半导体层上并且位于所述栅电极的相对侧上的第一源电极和第一漏电极；以及位于所述第二半导体层上并且位于所述栅电极的相对侧上的第二源电极和第二漏电极；其中所述第一源电极通过与所述栅电极重叠的源接线联结至所述第二源电极，并且所述第一漏电极联结至所述第二漏电极，使得可以恒定地维持薄膜晶体管的导通电流特性和截止电流特性，而不考虑对准误差。

【技术实现步骤摘要】

本专利技术实施例涉及薄膜晶体管。
技术介绍
一般来说，薄膜晶体管包括栅电极、形成在栅电极上并通过栅绝缘层与栅电极电绝缘的半导体层以及与半导体层接触的源电极和漏电极。当薄膜晶体管的栅绝缘层被金属或搀杂物污染时，污染物使得在晶体管的操作期间产生泄漏电流或截止电流(Ioff)(例如，尽管薄膜晶体管截止，但仍然流过薄膜晶体管的电流)。尽管薄膜晶体管被设计为在薄膜晶体管处于截止状态时电子不会迁移到半导体层中，因而实际上没有电流流动，但是由于在薄膜晶体管处于截止状态时，电子确实会穿过半导体层，因此泄漏电流确实存在。为了防止或减小阈值电压(Vth)的变化和泄漏电流，在半导体层中形成栅电极与源电极和漏电极不重叠的偏移区。在包括偏移区的薄膜晶体管中，如果在对准余量范围内产生栅电极与源电极和漏电极之间的对准误差或覆盖偏移，则导通电流(Ion)或截止电流(Ioff)的特性对应于源偏移区或漏偏移区的大小改变而改变。也就是说，当源电极与栅电极之间的源偏移区的大小由于对准误差而增加时，导通电流增加，并且当漏电极与栅电极之间的漏偏移区的大小由于对准误差而增加时，导通电流的大小与不产生对准误差时导通电流的大小相同。在背景部分中公开的以上信息仅用于加强对所描述技术的背景的理解，因此其可以包含并不组成本国内本领域普通技术人员已知的现有技术的信息。
技术实现思路
本专利技术实施例提供一种薄膜晶体管，该薄膜晶体管即使在偏移区的大小由于对准误差而改变时也具有小的操作特性改变。根据本专利技术示例性实施例的薄膜晶体管，包括基板；位于所述基板上的栅电极； 覆盖所述栅电极的栅绝缘层；位于所述栅绝缘层上并且彼此隔开的与所述栅电极重叠的第一半导体层和第二半导体层；位于所述第一半导体层上并且位于所述栅电极的相对侧上的第一源电极和第一漏电极；以及位于所述第二半导体层上并且位于所述栅电极的相对侧上的第二源电极和第二漏电极；其中所述第一源电极通过与所述栅电极重叠的源接线联结至所述第二源电极，并且所述第一漏电极联结至所述第二漏电极。所述第一半导体层可以包括与所述第一源电极电接触的第一源区；与所述第一漏电极电接触的第一漏区；以及位于所述第一源区与所述第一漏区之间的第一沟道区，其中第一源偏移区位于所述第一源区与所述第一沟道区之间，并且第一漏偏移区位于所述第一漏区与所述第一沟道区之间。所述第一源偏移区的宽度可以是所述栅电极与所述第一源电极之间的距离，并且所述第一漏偏移区的宽度可以是所述栅电极与所述第一漏电极之间的距离。所述第二半导体层可以包括与所述第二源电极电接触的第二源区；与所述第二漏电极电接触的第二漏区；以及位于所述第二源区与所述第二漏区之间的第二沟道区，其中第二源偏移区位于所述第二源区与所述第二沟道区之间，并且第二漏偏移区位于所述第二漏区与所述第二沟道区之间。所述第二源偏移区的宽度可以是所述栅电极与所述第二源电极之间的距离，并且所述第二漏偏移区的宽度可以是所述栅电极与所述第二漏电极之间的距离。所述第一源偏移区和所述第二源偏移区可以位于所述栅电极的相对侧上，并且所述第一漏偏移区和所述第二漏偏移区可以位于所述栅电极的相对侧上。所述第一源电极和所述第二源电极可以位于所述栅电极的相对侧上，并且所述第一漏电极和所述第二漏电极可以位于所述栅电极的相对侧上。所述源接线可以位于与所述第一源电极和所述第二源电极相同的层上。所述源接线可以与所述栅电极绝缘并且可以与所述栅电极交叉。所述第一漏电极和所述第二漏电极可以与漏接线位于相同的层上，并且可以通过所述漏接线而联结。所述漏接线可以不与所述栅电极重叠。所述第一半导体层和所述第二半导体层可以包括从非晶硅、多晶硅、氧化物半导体、微晶硅和激光结晶硅所组成的组中选择的材料。所述第一源偏移区的宽度是所述栅电极与所述第一源电极之间的距离，且位于大约1 μ m至大约10 μ m的范围内，并且所述第一漏偏移区的宽度是所述栅电极与所述第一漏电极之间的距离，且位于大约1 μ m至大约10 μ m的范围内，并且所述第二源偏移区的宽度可以是所述栅电极与所述第二源电极之间的距离，且可以位于大约Iym至大约10 μ m的范围内，并且所述第二漏偏移区的宽度可以是所述栅电极与所述第二漏电极之间的距离，且可以位于大约Iym至大约10 μ m的范围内。根据本专利技术另一示例性实施例的薄膜晶体管包括多个单元薄膜晶体管，每个单元薄膜晶体管包括基板；位于所述基板上的栅电极；覆盖所述栅电极的栅绝缘层；位于所述栅绝缘层上并且彼此隔开的与所述栅电极重叠的第一半导体层和第二半导体层；位于所述第一半导体层上并且位于所述栅电极的相对侧上的第一源电极和第一漏电极；以及位于所述第二半导体层上并且位于所述栅电极的相对侧上的第二源电极和第二漏电极；其中每个单元薄膜晶体管的所述第一源电极通过与所述栅电极重叠的源接线联结至所述第二源电极，并且所述第一漏电极联结至所述第二漏电极。 所述第一源电极和所述第二源电极可以位于所述栅电极的相对侧上，并且所述第一漏电极和所述第二漏电极可以位于所述栅电极的相对侧上。所述多个单元薄膜晶体管的栅电极可以彼此联结。所述多个单元薄膜晶体管的第一源电极和第二源电极可以彼此联结。所述多个单元薄膜晶体管的第一漏电极和第二漏电极可以彼此联结。根据本专利技术又一示例性实施例的薄膜晶体管，包括基板；位于所述基板上并且彼此隔开的第一半导体层和第二半导体层；覆盖所述第一半导体层和所述第二半导体层的半导体绝缘层；位于所述半导体绝缘层上的与所述第一半导体层和所述第二半导体层重叠的栅电极；覆盖所述栅电极和所述半导体绝缘层的栅绝缘层；位于所述栅绝缘层上并且位于所述栅电极的相对侧上的第一源电极和第一漏电极；以及位于所述栅绝缘层上并且位于所述栅电极的相对侧上的第二源电极和第二漏电极，其中所述第一源电极通过与所述栅电极重叠的源接线联结至所述第二源电极，并且所述第一漏电极通过漏接线联结至所述第二漏电极。所述第一源电极和所述第二源电极可以位于所述栅电极的相对侧上，并且所述第一漏电极和所述第二漏电极可以位于所述栅电极的相对侧上。根据本专利技术实施例，第一源偏移区和第二源偏移区关于(例如，相对于)栅电极彼此相对，并且第一漏偏移区和第二漏偏移区关于栅电极彼此相对(例如，位于栅电极的相对侧上)，使得可以恒定地维持薄膜晶体管的导通电流特性和截止电流特性(例如，电特性)，而不考虑栅电极与第一和第二源和漏电极之间的对准误差的出现。而且，多个薄膜晶体管具有关于栅电极彼此相对的第一源偏移区和第二源偏移区，并且具有关于栅电极彼此相对的第一漏偏移区和第二漏偏移区，并且单元薄膜晶体管的源电极和漏电极分别彼此联结，以放大导通电流，使得可以防止或减小由于多个源偏移区和漏偏移区而导致的导通电流的降低。附图说明图1是根据本专利技术第一示例性实施例的薄膜晶体管的布局图。图2是沿11-11’和II’ -II”线截取的图1所示实施例的薄膜晶体管的截面图。图3是图1所示实施例的薄膜晶体管的等效电路。图4是在图1所示实施例的薄膜晶体管中产生右侧对准误差时薄膜晶体管的布局图。图5是沿V-V’和V’ -V”线截取的图4所示实施例的薄膜晶体管的截面图。图6是在图1所示实施例的薄膜晶体管中产生左侧对准误差时薄膜晶体管的布局图。图7是沿VII-VII，和VII’ -VII本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金正晥，金起弘，张龙在，金正贤，
申请(专利权)人：三星移动显示器株式会社，
类型：发明
国别省市：