基于单FPGA的并行矩阵乘法器及其实现方法技术

本发明专利技术提供基于单FPGA的并行矩阵乘法器，解决现有矩阵乘法器控制复杂且不能对实时数据进行流水式处理的问题；并提供该矩阵乘法器的实现方法。该矩阵乘法器，包括计算单元PE、数据输入接口、参数配置模块、寄存器组、输出模块、数据输出接口；该矩阵乘法器的实现方法，包括以下步骤：（1）在参数配置模块中输入N、M、R三个参数；（2）输入矩阵A和矩阵B；（3）设置MODE_CLASS参数控制矩阵C的输出模式；（4）将矩阵A和矩阵B输入到PE阵列中进行乘加计算；（5）寄存器组接收计算结果，并按照MODE_CLASS参数将该计算结果输出；（6）输出模块将计算结果并分解成矩阵C；（7）输出矩阵C。本发明专利技术通过修改参数生成对应的阵列结构，实现数据的并行化流水处理。?

【技术实现步骤摘要】

本专利技术涉及一种矩阵乘法器及其实现方法，具体地，是涉及一种基于单FPGA的并行矩阵乘法器及其实现方法。
技术介绍
矩阵乘法运算作为现代数字信号处理过程中的一种基本运算而被广泛运用于信号处理、图像处理、以及自动控制等领域。以前的矩阵运算大多米用数字信号处理器(Digital Signal Processor, DSP)来实现。该类处理方式具有技术较为成熟、实现工具完善、编程简单的优点，但由于单核DSP只能实现数据的串行处理，其处理时间，处理主频成为了该类型处理方式最大的缺点。并行多核DSP处理能有效地解决上述问题，但由于多核DSP技术构架较为复杂，当矩阵维数比较大的时候，该类处理方式不适合使用。近年来FPGA技术取得了飞速发展，已经从最初只能面向纯逻辑替代的应用转变为能够面向复杂的计算密集型应用。现行的FPGA器件随着工艺的提高，其处理主频也越来越高，且能实现的精度也越来越能够满足复杂的计算密集型运算。考虑到FPGA器件的设计原理和构架，基于FPGA的设计可以通过生成多个逻辑并行计算模块，从而简单有效地实现数据的并行处理，降低主频的处理时间。然而，目前在基于FPGA实现并行矩阵乘法本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：赵强，何春，莫明威，李玉柏，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：