乘法器制造技术

本发明专利技术提供一种应用于电力线载波通信系统中、基于Radix-4Booth编码的乘法器，包括：比特位选取单元、Booth编码单元、部分积累加值选通单元、加法单元、寄存单元、以及时钟控制单元；相较于现有技术，本发明专利技术充分利用了电力线载波系统中调制解调电路实现的特点，并且合理运用改进的Radix-4booth编码降低部分积个数，大大降低了乘法器的面积。

【技术实现步骤摘要】

本专利技术涉及电カ线载波通信技术，特别地，更涉及一种应用于电カ线载波通信系统中的乘法器。
技术介绍
电カ线载波通信技术是ー种利用电カ线作为通信媒介来传输数据信息的通信方式，其以载波的方式实现数据、语音、视频等的传输通信。现在该技术广泛应用于通信、电力、エ业控制等行业领域，这种通信技术是当今通信行业中ー种先进的技木。在电カ线载波通信系统中，调制电路和解调电路通常要用到乘法器实现，S卩，在发 送部分的调制电路中需要利用乘法器将基带信号调制到载波频段，而在接收部分的解调电路中需要利用乘法器将载波信号解调至基带信号。一般而言，所述调制电路中需要ー个乘法器，而在所述解调电路中则需要两个乘法器(如图I所示)。在电カ线载波通信系统中，乘法器的乘数和被乗数都是12比特位，最后的乘积结果只取高12比特位。乘数和被乗数直接相乘的话用工具综合后的面积是比较大的，例如在时钟频率为50MHz的情形下，每ー个乘法器的面积都超过1400门，那么若在整个电カ线载波通信系统中，三个乘法器的面积则大约为5300门。如此，会占用大量的系统资源。另ー方面，Booth编码也是常用的用来优化乘法器的ー种方法。当两个多比特位数相乘时，相乘的过程中往往需要用乘数的每一位去乘被乘数，每一次得到的乘积称为部分积。通常部分积的个数是由乘数的位数決定的，即乘数中的每一位都会对应ー个部分积。相乘的最终结果是各个部分积之和。Booth编码的本质是考察乘数中连续“I”的情况，然后将连续出现的“ I”改造成更高一位的正“I”和更低一位的负“I”。例如，对ニ进制数“0011110”，既可以写为(24+23+22+2リ，也可以经过编码后改变为“010000(-1) ”，即，(25-2°)。这样，在与被乗数相乘的时候可以减少部分积的个数。只不过，此时的部分积不仅是被乘数乘以“I”或者乘以“O”的结果，还可能是乘以“-I”的結果。更高级的Booth编码可以使部分积个数更少，只不过部分积的形式会更多ー些。根据Booth编码而改进的Radix_4Booth编码是一种常见的产生部分积的方法,其原理是每一次考虑乘数中相邻的三个比特位，即，将乘数中相邻三个比特位进行编码，可以最終使部分积的个数減少一半。具体来讲，改进的RadiX-4Booth编码考虑的乘数中的相邻三位分别称为本比特位,相邻高比特位和相邻低比特位。现以12 比特位的乘数 Y(Yn Y10 Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0)为例，其中，Yll 代表Y的最高比特位，Ytl代表Y的最低比特位，中间Yltl Y1代表中间从高到低的其他比特位。在对乘法进行编码时，乘数需要在最低位第O位后，补充一位，即，第-1位Y_i，该位恒为O。那么，第一次取的三个比特位是(YijYojY-J (即，{ΥρΥο,Ο})，第二次取的三个比特位是{Y3，Y2, Y1I,......直至最后一次取的三个比特位是{Yn，Y10, Y9I。可以看出，每相邻两次选取的三个比特位中有一个比特位是重叠的，所以实际相当于每次平均处理了两个比特位，所以总的部分积会比毎次只考虑ー个比特位时减少一半。请參阅表一,其显示了 Radix_4Booth编码的规则。如表一所示，其中，X代表被乘数，Y表示乘数，表I中两倍的被乗数2X可以通过被乗数左移I位得到，补码表示的被乗数相反数-X可以通过对被乘数取反加I实现。当部分积为正数吋，补偿位S为O ;当部分积为负数吋，对被乘数取反，补偿位S为1，从而实现取反加I的操作。权利要求1.一种基于Radix-4 Booth编码的乘法器，应用于电カ线载波通信系统中，其特征在于，所述乘法器包括比特位选取単元、Booth编码单元、部分积累加值选通単元、加法单元、寄存单元、以及时钟控制单元； 所述时钟控制单元用于产生分别控制所述比特位选取单元、所述部分积累加值选通单元以及所述寄存単元的第一时钟控制信号、第二时钟控制信号以及第三时钟控制信号； 所述比特位选取单元用于基于Radix-4 Booth编码对乘数的比特位进行选取；在所述Radix-4 Booth编码中，在每ー个时钟内每一次选取乘数中相邻的三个比特位,且相邻两次选取的三个比特位中有一个比特位是重叠的；所述乘数具有N比特位； 所述Booth编码单元用于将所述比特位选取单元选取的乘数的比特位与被乘数进行相乘以获得对应的部分积；所述被乘数具有N比特位； 所述部分积累加值选通単元用于从初始值和所述寄存単元寄存的前一次的部分积累加值中选择其中之一予以输出；所述部分积累加值选通単元选择前一次的部分积累加值是选取的前一次的部分积累加值的高N比特位； 所述加法単元用于将所述Booth编码单元输出的部分积与所述部分积累加值选通单元输出的选通值相加以得到当前次的部分积累加值； 所述寄存単元用于将所述加法単元得到的当前次的部分积累加值予以寄存，并将当前次的部分积累加值延时后输出至所述部分积累加值选通単元，以供进行下一次的部分积累カロ。2.根据权利要求I所述的基于Radix-4Booth编码的乘法器，其特征在于，所述寄存单元还包括在经过最后一次部分积累加以得到的乘数与被乗数的相乘结果之后将所述相乘结果予以锁存。3.根据权利要求I所述的基于Radix-4Booth编码的乘法器，其特征在于，基于Radix-4 Booth编码，完成一次的乘数与被乗数相乘运算所需要的相乘运算周期为N/2个时钟。4.根据权利要求I或3所述的基于Radix-4Booth编码的乘法器，其特征在于，所述N为12，S卩，乘数和被乗数都是12比特位；乘数与被乗数的相乘结果取其中的高12比特位。5.根据权利要求I所述的基于Radix-4Booth编码的乘法器，其特征在于，所述初始值为O。6.一种基于Radix-4 Booth编码的乘法器，应用于电カ线载波通信系统中，其特征在于，所述乘法器包括乘数选通单元、比特位选取单元、被乘数选通单元、被乘数控制单元、Booth编码单元、部分积累加值选通単元、加法単元、第一寄存单元、第二寄存单元以及时钟控制单元； 所述时钟控制单元用于产生控制所述比特位选取单元和所述被乘数控制单元的第一时钟控制信号、控制所述部分积累加值选通単元的第二时钟控制信号、以及控制所述第二寄存单元的第三时钟控制信号； 所述乘数选通单元用于根据状态控制信号从第一乘数和第三乘数中选择其中之一予以输出；所述乘数选通单元在所述状态控制信号表示的是解调状态的情况下选择第一乘数，所述乘数选通单元在所述状态控制信号表示的是调制状态的情况下选择第三乘数；第一乘数和第三乘数具有N比特位；所述比特位选取单元用于根据所述乘数选通单元的选通结果、基于Radix-4 Booth编码对乘数的比特位进行选取； 在所述Radix-4 Booth编码中，在姆ー个时钟内姆一次选取乘数中相邻的三个比特位，且相邻两次选取的三个比特位中有一个比特位是重叠的；所述比特位选取単元在所述状态控制信号表示的是解调状态的情况下在第一个相乘运算周期内对第一乘数的比特位进行选取并在第二个相乘运算周期内对第二乘数的比特位进行选取；所述比特位选取单元在所述状态控制信号表示的是调制状态的情况下在ー个相乘运算周期内对第三乘数的比特位进行选取；第二乘数本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：王勇，
申请(专利权)人：钜泉光电科技上海股份有限公司，
类型：发明
国别省市：