半导体装置制造方法及图纸

目的在于提供一种具有新型结构的半导体装置。包括：第一配线；第二配线；第三配线；第四配线；第一晶体管，包括第一栅电极、第一源电极和第一漏电极；第二晶体管，包括第二栅电极、第二源电极和第二漏电极。第一晶体管布置在包括半导体材料的衬底上方并且第二晶体管包括氧化物半导体层。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种使用半导体元件的半导体装置及其制造方法。
技术介绍
使用半导体元件的存储装置大体上分为易失性存储装置，当电源停止时丢失它们的存储内容；和非易失性存储装置，当电源停止时能够保留它们的存储内容。作为易失性存储装置的典型例子，给出动态随机存取存储器(DRAM)。在DRAM中， 选择存储元件中所包括的晶体管并且在电容器中积聚电荷，从而存储数据。由于上述原理，当在DRAM中读出数据时，电容器中的电荷丢失；因此，必须再次执行写入以使在读取数据之后再次存储数据。另外，在存储元件中所包括的晶体管中存在漏电流，并且即使未选择晶体管，存储在电容器中的电荷也流动或者电荷流入到电容器中，由此数据保持时间段是短的。因此，必须在预定周期中再次执行写入(刷新操作)并且难以充分地减小功耗。另外，由于当未向DRAM供电时存储内容丢失，所以对于长时间存储的存储内容，需要使用磁性材料或光学材料的其他存储装置。作为易失性存储装置的其他例子，给出静态随机存取存储器(SRAM)。在SRAM中， 使用诸如双稳态多谐振荡器的电路保留存储内容，从而不需要刷新操作。考虑到这一点， SRAM优于DRAM。然而，存在这样的问题因为使用了诸如双稳态多谐振荡器的电路，每存储容量的成本变高。另外，考虑到当未供电时存储内容丢失这一点，SRAM并不优于DRAM。作为非易失性存储装置的典型例子，给出闪速存储器。闪速存储器包括位于晶体管中的栅电极和沟道形成区域之间的浮栅。闪速存储器通过在浮栅中保留电荷存储存储内容，从而数据保持时间段极长(半永久)，并因此具有这样的优点不需要在易失性存储装置中必需的刷新操作(例如，参见专利文件I)。然而，在闪速存储器中，存在这样的问题，即在执行写入预定次数之后，存储元件不工作，因为存储元件中所包括的栅极绝缘层由于当执行写入时发生的隧穿电流而劣化。 为了缓解这个问题的影响，例如，采用例如均衡存储元件的写入操作的次数的方法。然而， 实现该方法需要复杂的外围电路。即使采用这种方法，也未解决使用寿命的基本问题。也就是说，闪速存储器不适合以高频率写入数据的应用。另外，需要高电压以在浮栅中保留电荷或者去除电荷。另外，保留或去除电荷需要相对较长的时间，并且不能容易地增加写入和擦除的速度。日本公开专利申请No. S57-105889
技术实现思路
考虑到以上问题，本专利技术的实施例的目的在于提供一种半导体装置，该半导体装置具有能够在未供电的状态下保留存储的内容并且对写入的次数没有限制的新型结构。本专利技术的实施例是具有叠层的半导体装置，该叠层包括使用氧化物半导体的晶体管和使用除氧化物半导体之外的材料的晶体管。例如，该半导体装置能够采用下面的结构。本专利技术的实施例是一种半导体装置，包括源极线；位线；第一信号线；多个第二信号线；多个字线；多个存储单元，在源极线和位线之间彼此并联；用于第二信号线和字线的驱动器电路，地址信号输入到该驱动器电路，并且该驱动器电路驱动所述多个第二信号线和所述多个字线，从而从所述多个存储单元选择由地址信号指定的存储单元；用于第一信号线的驱动器电路，选择多个写入电位中的任何一个写入电位并将其输出到第一信号线；读取电路，位线的电位和多个参考电位输入到该读取电路，并且该读取电路比较位线的电位和所述多个参考电位以读出数据；和电位产生电路，产生所述多个写入电位和所述多个参考电位并将其提供给用于第一信号线的驱动器电路和读取电路。所述多个存储单元之一包括第一晶体管，包括第一栅电极、第一源电极和第一漏电极；第二晶体管，包括第二栅电极、第二源电极和第二漏电极；和第三晶体管，包括第三栅电极、第三源电极和第三漏电极。第一晶体管布置在包括半导体材料的衬底上。第二晶体管包括氧化物半导体层。第一栅电极以及第二源电极和第二漏电极中的一个彼此电连接。源极线和第一源电极彼此电连接。第一漏电极和第三源电极彼此电连接。位线和第三漏电极彼此电连接。第一信号线以及第二源电极和第二漏电极中的另一个彼此电连接。所述多个第二信号线之一和第二栅电极彼此电连接。所述多个字线之一和第三栅电极彼此电连接。另外，在以上结构中，半导体装置还包括电容器，电连接到第一栅电极以及所述第二源电极和第二漏电极中的一个。本专利技术的实施例是一种半导体装置，包括源极线；位线；第一信号线；多个第二信号线；多个字线；多个存储单元，在源极线和位线之间彼此并联；用于第二信号线和字线的驱动器电路，地址信号输入到该驱动器电路，并且该驱动器电路驱动所述多个第二信号线和所述多个字线，从而从所述多个存储单元选择由地址信号指定的存储单元；用于第一信号线的驱动器电路，选择多个写入电位中的任何一个写入电位并将其输出到第一信号线；读取电路，位线的电位和多个参考电位输入到该读取电路，该读取电路包括参考存储单元，并且该读取电路比较指定的存储单元的电导和参考存储单元的电导以读出数据；和电位产生电路，产生所述多个写入电位和所述多个参考电位并将其提供给用于第一信号线的驱动器电路和读取电路。所述多个存储单元之一包括第一晶体管，包括第一栅电极、第一源电极和第一漏电极；第二晶体管，包括第二栅电极、第二源电极和第二漏电极；和第三晶体管，包括第三栅电极、第三源电极和第三漏电极。第一晶体管布置在包括半导体材料的衬底上。第二晶体管包括氧化物半导体层。第一栅电极以及第二源电极和第二漏电极中的一个彼此电连接。源极线和第一源电极彼此电连接。第一漏电极和第三源电极彼此电连接。 位线和第三漏电极彼此电连接。第一信号线以及第二源电极和第二漏电极中的另一个彼此电连接。所述多个第二信号线之一和第二栅电极彼此电连接。所述多个字线之一和第三栅电极彼此电连接。本专利技术的实施例是一种半导体装置，包括源极线；位线；第一信号线；多个第二信号线；多个字线；多个存储单元，在源极线和位线之间彼此并联；用于第二信号线和字线的驱动器电路，地址信号和多个参考电位输入到该驱动器电路，该驱动器电路驱动所述多7个第二信号线和所述多个字线，从而从所述多个存储单元选择由地址信号指定的存储单元，并且该驱动器电路选择所述多个参考电位中的任何一个参考电位并将其输出到从字线选择的一个字线；用于第一信号线的驱动器电路，选择多个写入电位中的任何一个写入电位并将其输出到第一信号线；读取电路，连接到位线并通过读出指定的存储单元的电导来读出数据；和电位产生电路，产生所述多个写入电位和所述多个参考电位并将其提供给用于第一信号线的驱动器电路和读取电路。所述多个存储单元之一包括第一晶体管，包括第一栅电极、第一源电极和第一漏电极；第二晶体管，包括第二栅电极、第二源电极和第二漏电极；和电容器。第一晶体管布置在包括半导体材料的衬底上。第二晶体管包括氧化物半导体层。第一栅电极、第二源电极和第二漏电极中的一个以及电容器的一个电极彼此电连接。源极线和第一源电极彼此电连接。位线和第一漏电极彼此电连接。第一信号线以及第二源电极和第二漏电极中的另一个彼此电连接。所述多个第二信号线之一和第二栅电极彼此电连接。所述多个字线之一和电容器的另一个电极彼此电连接。在以上结构中，第一晶体管包括沟道形成区域，布置在所述包括半导体材料的衬底上；杂质区域，沟道形成区域布置在该杂质区域之间；第一栅极绝缘层，位于沟道形成区域上方；第一栅电极，位于第一栅极绝缘本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：山崎舜平，小山润，加藤清，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：