本发明专利技术公开了属于磁检测和磁传感器材料以及相关测控器件技术领域的一种硅基异质PN结构巨磁阻器件及其制备方法。该硅基巨磁阻器件是将p型/n型单晶Si(100)基片通过金属压焊或熔接(金属键合)制成p-Si/金属/n-Si串联型异质PN结构，制备时将p型/n型Si基片用丙酮(或酒精)漂洗干净后裁剪并进行金属键合，用功函数功函数接近Si材料的金属沉积(或者压制)法制作电极于p型/n型Si基片。在每个Si基片上各设有2个电极，4个电极必须一一对齐。该磁阻器件的结构和制备工艺简单、对磁场的响应-灵敏，因此在磁检测和磁电控制技术领域有着深远的应用前景。
【技术实现步骤摘要】
本专利技术属于场效应检测 和传感器材料以及相关器件
，特别涉及磁检测和磁控器件技术及其制备
技术介绍
1988年，鉴于Fert和Griinberg发现巨磁电阻(GMR)效应且对自旋电子学和纳米科学做出的巨大贡献而获得了诺贝尔物理学奖。巨磁阻效应作为磁检测和磁传感领域的核心技术之一，在磁存储和磁控技术上得到了飞速的发展。然而，当磁性材料器件的尺寸达到纳米尺度时，由于超顺磁现象而影响自身磁化强度，这对依赖于磁化强度的磁阻器件来讲是致命缺点之一。为了符合纳米级超高集成化的要求，人们寻找着能够取代磁性材料的磁电阻材料。硅(Si)作为当今信息工业的主流材料，它的资源非常丰富其制作工艺非常成熟。而且，在室温下可以实现显著的磁电阻响应，这对Si为基础的半导体工业来讲是一个值得惊喜的大发现。不仅如此，Si又作为非磁性材料对纳米级超高集成化发展有着深远的发展前景。2009年，Delmo等人在纯Si基器件上发现了巨大磁电阻现象。他们在室温(300K)、3T磁场下，实现了 1000%左右的磁电阻变化。同年，Schoonus等人亦在纯Si器件中发现了显著的磁电阻效应，在室温下可以实现1000%的磁阻响应。然而，这些器件不仅在低磁场下灵敏度较低而且所需工作功率(0. IW 1W)较大，暂时无法满足实际工业应用需求。在非磁性材料磁电阻现象研究上，除了 Si基巨磁电阻材料外，在其他体系中也发现了显著的磁电阻现象。Solin等人在InSb/Au结构上实现了磁电阻现象。这种结构不仅具有较低磁场下的灵敏度而且其功耗较低，具备了优异的磁电阻性能。然而，该器件的结构和制备工艺复杂况且原料成本较高，不利于实际工业的应用和实现超高集成化的目的。鉴于以上现况，我们提出了可与Solin等人设计的结构磁阻器件相比拟的Si基几何巨磁阻器件。考虑到该Si基器件的几何形状对磁电阻效应的影响，该器件有着可实现更加优异磁电阻性能的潜力。如在常温、I. 2T磁场作用下，可实现约3000%的磁电阻效应，甚至在0. 06T磁场作用下，也达到5%以上的稳定磁电阻效应。这种设计的器件不仅比Delmo和Schoonus等人设计的器件拥有更高的磁电阻性能，而且由于该器件的功耗可达到UW级比我们以前公开的纯Si基几何巨磁电阻器件能耗上更加优越。我们认为Si基几何巨磁阻器件已具备了工业实用化要求且具有广泛的应用前景。
技术实现思路
本专利技术的目的是为磁检测及测控
提供一种高效的巨磁阻器件及其简单的制备方法。I、一种硅基异质PN结构几何巨磁阻器件，该巨磁阻器件是p型和n型两种Si(IOO)基片通过金属键合(金属压焊或熔焊)而成的串联型PN结构；根据结构可制备成层状或侧联型硅基异质PN结构(如图I所示)，对于层状硅基异质PN结构，p型和n型Si基片的一面通过金属键合对齐相接得到层状硅基异质PN结构，在层状硅基异质PN结构的上下表面上，各自设置2个电极共4个电极，这4个电极要上下左右相互对齐；对于侧联型硅基异质PN结构，p型和n型两种Si (100)基片的一侧通过金属键合对齐相接得到侧联型娃基异质PN结构，在侧联型娃基异质PN结构的同一侧表面设置4个电极,其中p型和n型Si (100)基片上各2个，这4个电极形成的几何形状为矩形。几何巨磁阻效应的具体测量方法上，测量仪器利用的是Keithley 2400数字源表。电流源两极各自连接于硅基异质PN结构同一侧p型和n型硅基片上的电极，其两个电流源电极间距用Lc表示；另一侧p型和n型硅基片上则连接电压表的两极，其中同一基片上两个电极的间距用W。表示，所述距离不包括两个硅基片之间金属层的厚度；电流源和电压表的正极连接与P型(或n型)硅基片，负极则连接于n型(或p型)硅基片；对于层状娃基异质PN结构外加磁场方向平行于娃基异质PN结构平面,对于侧联型娃基异质PN结构外加磁场方向则垂直于娃基异质PN结构平面。换言之，Wc即为接电流源与接电压表的正(负)电极之间的间距，Lc即为接电流源(或接电压表)的正负电极之间的间距，为了实现低磁场下的巨大磁阻响应，两间距的比值优选大于等于1，即We/Le> I。在这里要强调的是该硅基异质PN结构几何巨磁阻器件的关键特征在于利用金属键合拼接P型/n型两种Si基片以构成p-Si/金属/n-Si串联型异质PN结构。该巨磁阻器件的接电流源和接电压表的正(负)电极之间的间距(Wc)和在接电流源(或接电压表)的正负电极之间的间距(Lc)之比Wc/Lc> I时能够显著地提高磁电阻性能，这就是几何巨磁阻器件的最大优点。根据实际需要选择适当We/L。比值的几何巨磁阻器件可更有效地提高磁电阻性能，通常比值越大性能越好。图I所示器件共有4个用功函数接近Si材料的金属电极，其中2个用于连接电流源，另外2个用于连接电压表。该器件的电极和Si基片之间有一层氧化层,氧化层厚度为大于0小于等于5nm。该氧化层可选用Si自身的自然氧化层(SiO2)或者人工沉积Si02、Al2O3或MgO等氧化层。上述电极及p型/n型娃基片键合采用功函数接近Si材料的金属(①=4 5. 5eV)以尽可能实现欧姆接触，如In (铟)，Al (铝)，Ag(银)，Ti (钛)，Au (金)、Ni (镍)等。上述p型/n型两种Si(IOO)基片需选用电阻率大于等于100Q cm、少子寿命大于IOii s的Si(IOO)基片。2、上述硅基异质PN结构几何巨磁阻器件的制备方法，其中层状硅基异质PN结构几何巨磁阻器件的制备方法如下(I)将n型和p型Si (100)基片清洗干净，通常可用丙酮(乙醇)超声漂洗；(2)在Si基片的表面形成一层自然氧化层或者人工生成氧化层；(3)按照所需尺寸(W/L)切割相同尺寸的p型和n型单晶Si (100)基片，基片长度用L表不，览度用W表不；(4)将功函数接近Si材料的金属分别沉积或者等厚压制在p型和n型单晶Si(IOO)基片的一面；(5)利用金属键合(熔焊或压焊法)将p型和n型单晶Si (100)基片的压制(沉积)金属的一面对齐相接，制备成P-Si基片/金属/n-Si基片的层状硅基异质PN结构(如金属为In，应在160 200°C下进行熔接)；(6)在层状硅基异质PN结构的上下表面上按照所需尺寸(We/L。)和配置制作金属电极，其4个电极必须要对齐；(7)将层状硅基异质PN结构置于加热台(或加热箱)内烘烤10 30分钟(根据金属特性，如金属为In，见熔化即可)，再自然冷却至室温，使金属电极和器件之间的接触更加紧密，并完成硅基异质PN结构几何巨磁阻器件的制备。侧联型硅基异质PN结构几何巨磁阻器件的制备方法如下(I)将n型和p型Si (100)基片用丙酮(乙醇)超声漂洗干净； (2)在Si基片的表面形成一层自然氧化层或者人工生成氧化层；(3)按照所需尺寸(W/L)切割相同尺寸的p型/n型单晶Si (100)基片；(4)利用金属键合法将p型和n型单晶Si (100)基片的一侧对齐相接，制备成p_Si基片/金属/n-Si基片侧联型娃基异质PN结构；(6)在侧联型硅基异质PN结构的表面按照所需尺寸(Wc/Lc)和配置制作金属电极，其4个电极必须以矩形要一一对齐；(7)将侧联型硅基异质PN结构置于加热台上烘本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：章晓中，朴红光，万蔡华，王集敏，高熙礼，
申请(专利权)人：清华大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。