一种存储装置，其包括：多个存储单元，每个存储单元包含第一电阻变化元件；以及读出电路，其通过比较从多个存储单元中选择的存储单元的电阻状态与基准存储单元的电阻状态，以判定第一电阻变化元件的电阻值的大小；其中，所述基准存储单元包含第二电阻变化元件，第二电阻变化元件相对于所施加电压的电阻值小于第一电阻变化元件在高电阻状态下的电阻值，并且第二电阻变化元件呈现出与第一电阻变化元件相同的电阻变化特性。本发明专利技术可精确地判定存储单元的电阻值大小，即，不考虑读出电压等级而判定所述状态是写入状态还是擦除状态。
【技术实现步骤摘要】
存储装置相关申请的交叉引用本申请包含与2010年12月13日向日本专利局提交的日本专利申请JP2010-276748中公开的相关主题并要求其优先权，将其全部内容通过引用并入此处。
本专利技术涉及一种具有电阻变化型存储元件(电阻变化元件)的存储装置，更具体地，涉及一种设有通过基准存储单元来判定存储状态(电阻值大小)的读出电路的存储装置。
技术介绍
目前，已提出了即使切断电源也没有信息被擦除的非易失性存储元件，例如有闪存、铁电随机存取存储器(FeRAM)、磁阻随机存取存储器(MRAM)等。在这些存储元件中，即使在不供电时仍可连续地长时间保持写入的信息。然而，这些存储元件存在问题。例如，闪存的集成度高，而工作速度低。FeRAM存在制造工艺的问题，而MRAM存在功耗的问题。因此，开发了具有新型电阻变化型存储元件的存储装置。该存储元件具有这样的结构，其中，在两个电极之间布置有包含预定金属的离子导体(例如，JP-A-2006-196537和JP-A-2009-43757)。在该存储元件中，通过热或电场使原子或离子运动，且认为电阻值因导电路径的形成而发生变化。在从具备多个非易失性存储元件的存储单元中读出的数据中，读出电路可用于判定存储元件的状态，即，判定所述状态是写入状态还是擦除状态。在具有例如电阻型存储元件的存储装置中，基准存储单元可用于读出电路中，该基准存储单元具有介于写入状态下的电阻值和擦除状态下的电阻值之间的中间电阻值。然而，根据存储元件的配置和制造方法，不易于制造这种基准存储单元。具体来说，在与JP-A-2006-196537和JP-A-2009-43757中所述的同样类型的存储元件的情况下，存储元件的电阻值随着读出电压等级而非线性地变化，于是，难以制备对应于全部读出电压的基准存储单元。
技术实现思路
于是，本专利技术期望提供一种可不考虑读出电压等级而精确地判定存储元件的状态的存储装置。一种根据本专利技术的实施方式的存储装置，该装置包括：多个存储单元，每个存储单元包含第一电阻变化元件；以及读出电路，其通过比较从多个存储单元中选择的存储单元的电阻状态与基准存储单元的电阻状态，以判定第一电阻变化元件的电阻值的大小。所述基准存储单元包含第二电阻变化元件，第二电阻变化元件相对于所施加电压的电阻值小于第一电阻变化元件在高电阻状态下的电阻值，并且第二电阻变化元件呈现出与第一电阻变化元件相同的电阻变化特性。在本专利技术的实施方式的存储装置中，在读出操作中，将选定的存储单元的电阻状态与基准存储单元的电阻状态进行比较，并根据比较结果来判定存储单元的第一电阻变化元件的电阻值大小(即，所述状态是写入状态还是擦除状态)。这里，存储单元的电阻值随着读出电压等级而非线性地变化。然而，基准存储单元(第二电阻变化元件)的电阻值对应于存储单元的电阻值的变化而变化，并根据读出电压以精确地进行判定。在本专利技术的实施方式的存储装置中，因为基准存储单元由第二电阻变化元件构成，该第二电阻变化元件呈现出与存储单元中包含的第一电阻变化元件相同的电阻变化特性，故可精确地判定存储单元的电阻值大小，即，不考虑读出电压等级而判定所述状态是写入状态还是擦除状态。附图说明图1为表示本专利技术的第一实施方式的存储装置的示意性配置例的图。图2A和图2B为表示在图1所示的存储单元中的第一电阻变化元件的配置的图。图3A和图3B为表示在图1所示的基准存储单元中的第二电阻变化元件的配置的图。图4为图1所示的存储单元的电阻-电压特性图。图5为比较例的基准存储单元的电阻-电压特性图。图6为图1所示的存储单元和基准存储单元的电阻-电压特性图。图7为表示本专利技术的第二实施方式的存储装置的示意性配置例的图。图8A和图8B为表示在图7所示的基准存储单元中的电阻变化元件的配置的图。图9为图7所示的存储单元和基准存储单元的电阻-电压特性图。具体实施方式下面，参照附图来说明本专利技术的实施方式。以下列顺序进行说明：1.第一实施方式(构成基准存储单元的第二电阻变化元件的面积大于存储单元的第一电阻变化元件的面积的例子)2.第二实施方式(构成基准存储单元的第二电阻变化元件设有与第一电阻变化元件具有相同配置的多个电阻变化元件的例子)<第一实施方式>[存储装置1的配置]图1表示本专利技术的第一实施方式的存储装置1的示意性配置。该存储装置1设有存储阵列(存储部)10、读出电路20、ROW解码器30、BL开关电路40以及数据输出电路50。(存储阵列10)存储阵列10具有沿列方向和行方向以矩阵(例如，4列×6行)布置的多个存储单元11。例如，存储单元11配置为使得金属氧化物半导体(MOS)型晶体管12和电阻变化元件13(第一电阻变化元件)串联连接。同一列的存储单元11中的各晶体管12的一组端子(例如漏极端子)连接于以列方向延伸的公共位线BL0～BL3，而同一行的存储单元11中的各晶体管12的栅极端子连接于以行方向延伸的公共字线WL0～WL5。各晶体管12的其他端子(例如源极端子)连接于各电阻变化元件13的一组端子(例如下部电极)，各电阻变化元件13各自与晶体管12形成一对。各电阻变化元件13的其他端子(例如上部电极)连接于公共端P，公共端P以块为单位而具有同一电位。字线WL0～WL5连接于ROW解码器30，并且对地址信号进行解码而获得的列选择信号通过字线WL0～WL5而被输入至晶体管12的栅极端子。位线BL0～BL3连接于BL开关电路40，并且在BL开关电路40中选择与读出对象的存储单元11连接的位线。即，读出对象的存储单元11通过BL开关电路40而连接于读出电路20。图2A表示电阻变化元件13的横截面结构，而图2B表示电阻变化元件13的平面形状。该电阻变化元件13基本上为四棱柱状元件，该四棱柱状元件依次具有下部电极131(第一电极)、存储层132以及上部电极133(第二电极)。在例如硅基板(未图示)上设置的下部电极131为与晶体管12的连接部。该下部电极131由在半导体工艺中所使用的布线材料制成，所述布线材料例如为钨(W)、氮化钨(WN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)以及硅化物。当下部电极131由可在电场中发生离子导电的铜等材料制成时，由铜等制成的下部电极131的表面可覆盖有不易于发生离子导电和热扩散的材料，该材料例如为钨、氮化钨、氮化钛(TiN)以及氮化钽(TaN)等。此外，当后述的离子源层132A包含铝时，优选地使用包含与铝相比不易于电离的铬(Cr)、钨、钴(Co)、硅(Si)、金(Au)、钯(Pd)、钼、铱(Ir)以及钛(Ti)中至少一种的金属膜、它们的氧化物膜或氮化物膜。存储层132由离子源层132A和电阻变化层132B构成。离子源层132A包含有待成为可移动离子(阳离子和阴离子)而扩散至电阻变化层132B中的元素。可包含诸如铝、锗(Ge)和锌(Zn)等金属元素的一种或两种以上以作为可电离为阳离子的元素。可包含诸如氧(O)、碲(Te)、硫(S)和硒(Se)等第16族元素(硫族元素)的至少一种以作为可电离为阴离子的离子导电材料。离子源层132A设置于上部电极133侧，这里，使离子源层132A与上部电极133接触。金属元素和硫族元素彼此结合并形成金属硫族化合物层。该金属硫族化合物层主要具有非晶态本文档来自技高网...
【技术保护点】
【技术特征摘要】
2010.12.13 JP 2010-2767481.一种存储装置，其包括：多个存储单元，每个所述存储单元包含第一电阻变化元件；以及读出电路，其通过比较从所述多个存储单元中选择的存储单元的电阻状态与基准存储单元的电阻状态，以判定所述第一电阻变化元件的电阻值的大小，其中，所述基准存储单元包含第二电阻变化元件，所述第二电阻变化元件相对于所施加电压的电阻值小于所述第一电阻变化元件在高电阻状态下的电阻值，并且所述第二电阻变化元件呈现出与所述第一电阻变化元件相同的电阻变化特性，其中，所述第二电阻变化元件由与所述第一电阻变化元件相同的材料制成，其中，所述第一电阻变化元件依次具有第一电极、存储层以及第二电极，并且所述存储层的电阻值随着对所述第一电极和所述第二电极施加的电压而非线性地变化。2.如权利要求1...
【专利技术属性】
技术研发人员：対马朋人，北川真，椎本恒则，中岛智恵子，吉原宏，小方宪太郎，
申请(专利权)人：索尼公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。