本发明专利技术涉及存储装置。该存储装置包括晶体管阵列和多个存储元件，晶体管阵列包括：基板；多个平行的字线；多个平行的第一位线；位接触电极；节点接触电极，其设置在中间夹有位接触电极的两个相邻字线之中各字线的与位接触电极相反的一侧，且连接到扩散层，多个存储元件具有：下部电极，其连接到节点接触电极并相对各存储元件设置，下部电极的设置位置为，在与基板的表面平行的平面内，在靠近位接触电极的方向上从节点接触电极正上方偏移；存储层；多个平行的第二位线，其中，各第二位线叠加在与第一位线两侧处的节点接触电极相连接的下部电极上。本发明专利技术能够实现更高密度和更大容量的存储装置。
【技术实现步骤摘要】
本专利技术涉及存储装置，该存储装置包括能够通过改变电阻变化层的电特性来存储信息的存储元件。
技术介绍
对于基于最小设计规则(minimum design rule)F来形成最高密度的晶体管阵列的方法，已知的有DRAM(动态随机存取存储器)的存储单元(例如，参照非专利文献1 (Y. K· Park 等 24 人在"2007 Symposium on VLSI Technology Digest of Technical Papers，， 发表的 “Fully Integrated 56nm DRAM Technology for 1 Gb DRAM，，，第 I9O-I9I 页)和非专利文献 2(Changhyun Cho 等 13 人在 “2005 Symposium on VLSI Technology Digest of Technical Papers，，发表的 “A 6F2 DRAM Technology in 60nm era for Gigabit Densities”，第36-37页))。在相关技术的结构中，一个晶体管可形成为具有6F2的面积， 从而可获得最小单元面积的平面晶体管。另一方面，近年来，通过将所谓的双极性电阻变化型存储元件(其通过电流的方向来记录低电阻状态和高电阻状态)与晶体管阵列进行组合来形成ITlR型(S卩，一个晶体管具有一个存储元件)非易失性存储器的方法得到积极发展。然而，对于电阻变化型存储元件的情形，在不做变化的情况下应用非专利文献1和非专利文献2中披露的现有技术的 DRAM晶体管阵列未必容易。原因在于，DRAM的各列存在有一条位线(BL)。在DRAM中，整个存储阵列的公共的平板电极电位固定到Vc/%而BL的电位运行于Vc或GND，由此记录逻辑值。即，在DRAM中，+Vc/2的电位差足以保证存储阵列的操作。另一方面，在电阻变化型存储元件中，需要至少约2V的写入电压，且向使用第二位线(BL2)取代平板电极的存储阵列提供+Vc或-Vc电压，以将与DRAM的位线相对应的第一位线(BLl)和第二位线(BL2)的电位互补地改变成Vc或GND。如上所述，电阻变化型存储元件在单元结构和操作上显著不同于相关技术的DRAM，从而不可能通过简单地应用现有技术的DRAM的晶体管阵列来实现更高的密度和更大的容量。
技术实现思路
鉴于上述原因，期望提供一种能够实现更高密度和更大容量的存储装置。本专利技术实施例的存储装置包括晶体管阵列，其具有多个晶体管；及多个存储元件，对于所述多个晶体管中的每个晶体管设有一个所述存储元件。所述晶体管阵列包括 基板，所述多个晶体管的扩散层处于所述基板的表面上；多个平行的字线，其处于所述基板上；多个平行的第一位线，其在与所述字线垂直的方向上设置；位接触电极，其设置在相邻的两个所述字线之间，并连接所述第一位线和所述扩散层；及节点接触电极，其设置在中间夹有所述位接触电极的两个相邻所述字线之中各字线的与所述位接触电极相反的一侧，所述节点接触电极连接到所述扩散层。所述多个存储元件具有下部电极，其连接到所述节点接触电极，并相对各所述多个存储元件设置，所述下部电极的设置位置为，在与所述基板的所述表面平行的平面内，在靠近所述位接触电极的方向上从所述节点接触电极正上方偏移；存储层，其设置在所述下部电极上，且其电阻值由于电压施加而可逆地变化；及多个平行的第二位线，其在所述存储层上在与所述第一位线的延伸方向相同的方向上延伸，其中， 各所述第二位线叠加在与所述第一位线两侧处的所述节点接触电极相连接的所述下部电极上。本专利技术另一实施例的存储装置包括晶体管阵列，其具有多个晶体管；及多个存储元件，对于所述多个晶体管中的每个晶体管设有一个所述存储元件。所述晶体管阵列包括基板，所述多个晶体管的扩散层处于所述基板的表面上；多个平行的字线，其处于所述基板上；多个平行的第一位线，其在与所述字线垂直的方向上设置；位接触电极，其设置在相邻的两个所述字线之间，并连接所述第一位线和所述扩散层；及节点接触电极，其设置在中间夹有所述位接触电极的两个相邻所述字线之中各字线的与所述位接触电极相反的一侦L所述节点接触电极连接到所述扩散层。所述多个存储元件具有下部电极，其连接到所述节点接触电极，并相对各所述多个存储元件设置；存储层，其设置在所述下部电极上，且其电阻值由于电压施加而可逆地变化；及多个平行的第二位线，其在所述存储层上在与所述第一位线的延伸方向相同的方向上延伸，其中，各所述第二位线叠加在与处于相邻的两个所述第一位线之间的所述节点接触电极相连接的所述下部电极上。本专利技术又一实施例的存储装置包括晶体管阵列，其具有多个晶体管；及多个存储元件，对于所述多个晶体管中的每个晶体管设有一个所述存储元件。所述晶体管阵列包括基板，所述多个晶体管的扩散层处于所述基板的表面上；多个平行的字线，其处于所述基板上；多个平行的第一位线，其在与所述字线垂直的方向上设置；位接触电极，其设置在相邻的两个所述字线之间，并连接所述第一位线和所述扩散层；及节点接触电极，其设置在中间夹有所述位接触电极的两个相邻所述字线之中各字线的与所述位接触电极相反的一侧，所述节点接触电极连接到所述扩散层。所述多个存储元件具有下部电极，其连接到所述节点接触电极，并相对各所述多个存储元件设置；存储层，其设置在所述下部电极上，且其电阻值由于电压施加而可逆地变化；及多个平行的第二位线，其在所述存储层上在与所述第一位线的延伸方向相同的方向上延伸，其中，各所述第二位线叠加在与处于三个相邻所述第一位线之中两端的第一位线之间的所述节点接触电极相连接的所述下部电极上。在本专利技术实施例的存储装置中，通过将第一位线和第二位线两者的电位互补地改变成Vc或GND，向存储元件的下部电极与第二位线之间施加电压+Vc或-Vc。由此，存储层的电阻值变低(低电阻状态；写入状态)或变高(高电阻状态；擦除状态)。注意，写入操作和擦除操作与低电阻和高电阻之间的对应关系取决于定义，在本说明书中，低电阻状态定义为写入状态，而高电阻状态定义为擦除状态。根据本专利技术的一个实施例的存储装置，由于下部电极的设置位置为，在与基板表面平行的平面内在靠近位接触电极的方向上从节点接触电极正上方偏移，所以在不改变晶体管阵列的高密度布置结构的情况下使第二位线之间的距离变宽。因而，能够实现更高的密度和更大的容量。根据本专利技术的另一实施例的存储装置，由于各第二位线叠加在与处于两个相邻第一位线之间的节点接触电极相连接的下部电极上，所以在不改变晶体管阵列的高密度布置结构的情况下使第二位线之间的距离变宽。因而，能够实现更高的密度和更大的容量。根据本专利技术的又一实施例的存储装置，由于各第二位线叠加在与三个相邻第一位线之中两端的第一位线之间的节点接触电极相连接的下部电极上，所以在不改变晶体管阵列的高密度布置结构的情况下使第二位线之间的距离变宽。因而，能够实现更高的密度和更大的容量。附图说明图1是表示本专利技术第一实施例的存储装置的结构的平面图。图2A和图2B是表示图1所示的存储装置的结构在IIA方向和IIB方向上所视的侧视图。图3是表示图2A和图2B所示的存储层的示例的剖面图。图4是图1所示的存储装置的等效电路图。图5是表示本专利技术参考示例的存储装置的结构的平面本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：宫田幸児，大塚渉，
申请(专利权)人：索尼公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。