本发明专利技术涉及一种用于产生图像传感器中的光电二极管隔离的方法。在n型硅半导体层中横向邻近于光电检测器的收集区且横向邻近于电荷/电压转换区安置浅沟槽隔离区。所述浅沟槽隔离区各自包含安置在所述硅半导体层中的沟槽及沿着每一沟槽的内部底部及侧壁安置的第一电介质结构。在钉扎层上方安置第二电介质结构。所述电介质结构包含安置在氧化物层上方的氮化硅层。仅沿着所述沟槽的外部底部的一部分及所述沟槽的紧邻近于所述光电检测器的外部侧壁安置n型隔离层。不沿着所述底部的其余部分或所述沟槽的相对外部侧壁安置所述n型隔离层。
【技术实现步骤摘要】
本专利技术涉及供在数码相机及其它类型图像捕获装置中使用的图像传感器，且更特定来说，涉及互补金属氧化物半导体(CM0Q图像传感器。再特定来说，本专利技术涉及CMOS图像传感器中的光电二极管隔离及一种用于产生此类隔离的方法。
技术介绍
图像传感器使用通常布置成阵列的数千到数百万个像素来捕获图像。图1描绘根据现有技术普遍用于CMOS图像传感器中的像素的俯视图。像素100包含响应于入射光而收集电荷的光电检测器(PD) 102。在从光电检测器102读出所述电荷之前，经由触点104将适当信号施加到复位晶体管的栅极(RG)以将电荷/电压转换区(FD) 106复位到已知电位 VDD0接着当通过使用触点108将适当信号施加到传送栅极(TG)而启用传送晶体管时将电荷从光电检测器102传送到电荷/电压转换区106。电荷/电压转换区106用于将所收集的电荷转换成电压。放大器晶体管(SF)的栅极110经由信号线111连接到电荷/电压转换区106。为将电压从电荷/电压转换区106传送到输出V0UT，经由触点112将适当信号施加到行选择晶体管(旧)的栅极。激活行选择晶体管启用放大器晶体管(SF)，此又将电压从电荷/电压转换器(FD)传送到V0UT。浅沟槽隔离区(STI)围绕光电检测器(PD)及像素100以将所述像素与图像传感器中的邻近像素电隔离。η型隔离层114围绕STI区，如将结合图2及图3 更详细地描述。图2图解说明沿着图1中的线A-A的横截面示意图，其描绘现有技术像素结构。像素100包含传送栅极(TG)、电荷/电压转换区106及光电检测器102。将光电检测器102 实施为由形成于η型层204内的η+钉扎层200及ρ型存储区202组成的钉扎光电二极管。 N型层204安置在衬底层206上方。浅沟槽隔离区(STI) 208横向邻近于光电检测器102的相对侧形成且围绕所述光电检测器。STI 208还横向邻近于电荷/电压转换区106形成，其中传送栅极(TG)定位在光电检测器102与电荷/电压转换区106之间。STI区208包含形成于η型层204中充满电介质材料210的沟槽。η型隔离层114围绕每一沟槽的侧壁及底部。隔离层114通常通过在用电介质材料210填充沟槽之前将η型掺杂剂植入到沟槽的侧壁及底部中而形成。图3描绘沿着图1中的线B-B的横截面示意图，其描绘现有技术像素结构。STI区 208横向邻近于光电检测器102且围绕光电检测器102形成。STI区208还横向邻近于电荷/电压转换区106形成。N型隔离层114围绕沟槽的侧壁及底部。隔离层114的浅η+植入可致使电荷/电压转换区106的外围电容增加，且可由于由η型隔离层及ρ型电荷/电压转换区106形成的ρ+/η+ 二极管结而致使较高暗电流或点缺陷。另外，横向邻近于像素100中的一个或一个以上晶体管(例如，放大器晶体管(SF)) 的η型隔离层114可减少晶体管的有效宽度。此可致使窄沟道效应且需要又减少像素的填充因子的较宽晶体管设计。
技术实现思路
一种图像传感器包含形成成像区域的像素阵列。至少一个像素包含安置于硅半导体层中的光电检测器及电荷/电压转换区。所述光电检测器包含安置在η型硅半导体层中的具有P导电类型的存储区。所述电荷/电压转换区具有P导电类型且可通过定位在所述存储区与所述电荷/电压转换区之间的传送栅极电连接到所述存储区。浅沟槽隔离区可横向邻近于所述光电检测器、所述电荷/电压转换区及像素中的其它特征与组件或在以上各项周围形成。所述浅沟槽隔离区各自包含安置在所述硅半导体层中的沟槽，所述沟槽衬有电介质结构且充满电介质材料。一个浅沟槽隔离区横向邻近于且围绕每一光电检测器。所述浅沟槽隔离区包含沿着所述沟槽的内部底部及侧壁安置的电介质结构。所述电介质结构包含安置在氧化物衬里层上方的氮化硅层。仅沿着外部底部的一部分且沿着所述沟槽的紧邻近于光电检测器的外部侧壁安置具有所述η导电类型的隔离层。不沿着所述沟槽的其余外部底部部分及相对外部侧壁安置所述隔离层。可横向邻近于或围绕每一像素中的其它电组件形成另一浅沟槽隔离区。所述其它电组件可包含电荷/电压转换区及针对一个或一个以上晶体管的源极/漏极植入区。所述浅沟槽隔离区包含沿着所述沟槽的内部底部及侧壁安置的电介质结构。所述电介质结构包含安置在栅极氧化物层上方的氮化硅层。不沿着邻近于像素中的所述其它电组件的沟槽的外部底部及侧壁安置隔离层。附图说明参考以下图式可更好地理解本专利技术实施例。图式的元件未必相互成比例。图1是根据现有技术普遍用在CMOS图像传感器中的像素的俯视图2图解说明沿着图1中的线A-A’的横截面视图，其描绘现有技术像素结构；图3描绘沿着图1中的线B-B’的横截面视图，其描绘现有技术像素结构；图4是在根据本专利技术的实施例中的图像捕获装置的简化框图5是在根据本专利技术的实施例中的适于用作图4中所示的图像传感器406的图像传感器的简化框图6图解说明在根据本专利技术的实施例中各自适于用作图5中所示的像素502的两个实例性像素的俯视图7描绘沿着图6中的线C-C’的横截面视图8图解说明沿着图6中的线D-D’的横截面视图9是在根据本专利技术的实施例中用于制造图像传感器中所包含的像素的一部分的方法的流程图IOA到图IOD描绘在根据本专利技术的实施例中用于产生图7中所示的STI区714、 716及隔离层614的方法；图IlA到图IlB描绘在根据本专利技术的实施例中用于产生图8中所示的STI区714、 716及隔离层614的方法；图12是在根据本专利技术的实施例中的第二像素结构的横截面视图13描绘在根据本专利技术的实施例中的第三像素结构的横截面示意图14图解说明图13中所示的区域1310的放大视图15描绘图13中所示的区域1308的放大视图16描绘在根据本专利技术的实施例中的第四像素结构的横截面示意图17图解说明图16中所示的区域1606的放大视图；且图18A到图18F描绘在根据本专利技术的实施例中用于产生图13中所示的STI区 1309、1311及隔离层614的方法；图19描绘沿着图2中的线E-E’的对数净掺杂浓度对深度的图示；图20图解说明沿着图13中的线F-F’的对数净掺杂浓度对深度的图示；及图21描绘穿过图2中的线E-E’及图13中的线F_F’的静电电位对深度的曲线图。具体实施方式在整个说明书和权利要求书中，除上下文另有明确规定外，以下术语取与本文明确相关联的含义。“一(a、an)”和“所述(the) ”的含义包含多个参考，且“在......中(in)”的含义包含“在......中(in)”和“在......上(on)”。术语“连接”意指所连接物项之间的直接电连接，或通过一个或一个以上无源或有源中间装置的间接连接。术语“电路 (circuit) ”意指连接在一起以提供所期望功能的有源或无源的单个组件或多个组件。术语 “信号(signal)，，意指至少一个电流、电压、电荷或数据信号。另外，例如“在......上(on)”、“在......上方(over)”、“顶部(top)”、“底部(bottom)”等方向性术语是参考正描述的图的定向来使用。由于可以若干不同定向来定位本专利技术实施例的组件，因此方向性术语的使用是仅出于图解说明目的而绝无限制性。当结合图像传感器晶片或对应图像传感器的层使用时，方本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：洪·Q·多恩，埃里克·G·史蒂文斯，罗伯特·M·吉达什，
申请(专利权)人：全视科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。