一种锁相环型频率合成器及可编程射频程控分频器制造技术

本实用新型专利技术提供一种锁相环型频率合成器及可编程射频程控分频器，包括参考振荡器、R分频器、鉴相器、电荷泵、环路滤波器、压控振荡器和数字接口电路，其特点是：可编程射频程控分频器的射频输入端接收压控振荡器输出的射频信号，模数控制端接收数字接口电路输出的编码信号，并由数字接口电路输出的编码信号确定可编程射频程控分频器的分频比，可编程射频程控分频器将收到的射频信号进行分频处理，输出到鉴相器；其中：所述可编程射频程控分频器包括n个2/3分频单元，n为大于或等于2的自然数，所有2/3分频单元采用异步串行连接；本实用新型专利技术系统结构简单，成本低、体积小、功耗低、性能优，使用灵活、方便，具有良好的应用前景。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及频率合成器，具体涉及一种锁相环型频率合成器及可编程射频程控分频器。
技术介绍
锁相环型频率合成器是一种在无线通信中得到广泛应用的重要部件，它可以用作各种收发机的本地振荡信号，还可以用于完成调制、解调和载波恢复等功能。锁相环型频率合成器中包含了高频模块、低频模块和数字电路，是一个复杂的数/模/射频混合系统。图 1所示是现有的锁相环型频率合成器系统，系统的频率特性通常受限于高频模块——程控分频器，程控分频器通常使用前端双模分频器、M计数器和A计数器以吞脉冲技术的分频方案来实现。在现有技术方案中，吞脉冲程控分频器内的前端P/ (P+ 1)双模分频器通常有 8/9、10/11、16/17、32/33、64/65等几种分频模数。当分频模数值从8/9到64/65时，其电路的结构就越来越复杂、反馈信号的时延也越来越大，因此，随着整个锁相环型频率合成器系统的工作频率不断提高，双模分频器所需要的工作电流将大大增加，因而存在功耗很大的缺点。并且，当应用于GHz的射频领域，对前端双模分频器的频率特性要求很高，通常是增加工作电流来提高其工作频率，因而导致整体系统功耗很大。
技术实现思路
本技术所要解决的技术问题之一在于提供一种锁相环型频率合成器。本技术所要解决的技术问题之二在于提供一种构成锁相环型频率合成器的可编程射频程控分频器。为了解决上述技术问题，本技术的第一个技术方案是，一种锁相环型频率合成器，包括参考振荡器、R分频器、鉴相器、电荷泵、环路滤波器、压控振荡器和数字接口电路，其特点是可编程射频程控分频器的射频输入端接收压控振荡器输出的射频信号，模数控制端接收数字接口电路输出的编码信号，并由数字接口电路输出的编码信号确定可编程射频程控分频器的分频比，可编程射频程控分频器将收到的射频信号进行分频处理，输出到鉴相器；其中所述可编程射频程控分频器包括η个2/3分频单元，η为大于或等于2的自然数， 所有2/3分频单元采用异步串行连接。本技术直接使用一个可编程射频程控分频器替代现有技术方案的吞脉冲程控分频器，不需要M计数器和A计数器，使系统的结构简化、功耗很小、性能更优。在本技术方案中，可编程射频程控分频器采用的是基于2/3分频单元的异步串行结构方式来实现， 其中的2/3分频单元在双模分频器中是一个分频模数值最小的分频单元，所以结构最简单，功耗低，并且，本技术的可编程射频程控分频器由于各级2/3分频单元是异步串行工作的，第一级2/3分频单元决定了整个可编程射频程控分频器的最高工作频率，随着频率逐级降低，可逐级减小工作电流，有效地降低系统的功耗。所以，有效地简化了系统结构设计，极大地降低了整体系统的功耗。根据本技术所述的一种锁相环型频率合成器的一种优选方案，所述可编程射频程控分频器的射频输入端设置直流偏置电路和射频缓冲器，射频缓冲器由直流偏置电路提供直流偏置电压，射频缓冲器接收压控振荡器输出的射频信号，并将接收的射频信号进行处理后，输出到2/3分频单元。可编程射频程控分频器的射频输入端是一对差分输入端，在可编程射频程控分频器的射频输入端设置直流偏置电路和射频缓冲器，容许AC耦合输入，可以单端输入或者差分输入驱动，使用灵活方便，适用范围广。根据本技术所述的一种锁相环型频率合成器的一种优选方案，每个2/3分频单元均由D触发器DRl、DR2和逻辑门ICl、IC2、IC3构成；其中，第一 D触发器DRl的数据输入端Dl、Dm分别连接第一逻辑门ICl的与非输出端和与输出端，第一逻辑门ICl的一个输入端连接第二 D触发器DR2的第二输出端Q2-，第一逻辑门ICl的另一个输入端为2/3 分频单元的数据输入端Din，第一 D触发器DRl的第一输出端Ql+连接第二逻辑门IC2的一个输入端，第二逻辑门IC2的另一个输入端为2/3分频单元的模数控制端M，接收数字接口电路输出的编码信号，第二逻辑门IC2的输出端连接第三逻辑门IC3的一个输入端，第三逻辑门IC3的另一个输入端连接第二 D触发器DR2的第一输出端Q2+，第二 D触发器DR2的数据输入端D2、DN2分别连接第三逻辑门IC3的与非输出端和与输出端，第二 D触发器DR2的时钟脉冲输入端C2、CN2分别连接第一 D触发器DRl的时钟脉冲输入端CN1、C2 ；第二 D触发器DR2的输出端Q2+、Q2-分别为2/3分频单元的信号输出端Q0Ut、Q0Ut-，第一 D触发器 DRl的时钟脉冲输入端Cl、CNl分别为2/3分频单元的时钟脉冲输入端CK+、CK-,第一 D触发器DRl的第二输出端Ql-为2/3分频单元的输出端Q-。由于两个D触发器的时钟同步，具有边沿触发灵敏、翻转速率快的特点，很容易达到射频低功耗的目的。本技术的第二个技术方案是，一种构成锁相环型频率合成器的可编程射频程控分频器，其特点是可编程射频程控分频器包括η个2/3分频单元，η为大于或等于2的自然数，所有2/3分频单元采用异步串行连接。根据本技术所述的一种构成锁相环型频率合成器的可编程射频程控分频器的一种优选方案，所述可编程射频程控分频器还包括直流偏置电路和射频缓冲器，由直流偏置电路提供直流偏置电压，射频缓冲器将接收的射频信号进行处理后，输出到2/3分频单元。根据本技术所述的一种构成锁相环型频率合成器的可编程射频程控分频器的一种优选方案，每个2/3分频单元均由D触发器DR1、DR2和逻辑门IC1、IC2、IC3构成； 其中，第一 D触发器DRl的数据输入端(D1、DN1)分别连接第一逻辑门ICl的与非输出端和与输出端，第一逻辑门ICl的一个输入端连接第二D触发器DR2的第二输出端Q2-，第一逻辑门ICl的另一个输入端为2/3分频单元的数据输入端Din，第一 D触发器DRl的第一输出端Ql+连接第二逻辑门IC2的一个输入端，第二逻辑门IC2的另一个输入端为2/3分频单元的模数控制端M，接收数字接口电路输出的编码信号，第二逻辑门IC2的输出端连接第三逻辑门IC3的一个输入端，第三逻辑门IC3的另一个输入端连接第二 D触发器DR2的第一输出端Q2+，第二 D触发器DR2的数据输入端D2、DN2分别连接第三逻辑门IC3的与非输出端和与输出端，第二 D触发器DR2的时钟脉冲输入端C2、CN2分别连接第一 D触发器DRl 的时钟脉冲输入端CN1、C2 ；第二 D触发器DR2的输出端Q2+、Q2_分别为2/3分频单元的信号输出端Qout、Qout-,第一 D触发器DRl的时钟脉冲输入端Cl、CNl分别为2/3分频单元的时钟脉冲输入端CK+、CK-,第一 D触发器DRl的第二输出端Ql-为2/3分频单元的输出端Q-o本技术所述的一种锁相环型频率合成器及可编程射频程控分频器的有益效果是本技术直接使用一个可编程射频程控分频器替代现有技术方案的吞脉冲程控分频器，使系统的结构简化、功耗很小、性能更优；可编程射频程控分频器采用基于2/3分频单元的异步串行结构方式来实现，所以结构最简单，功耗低，并且，本技术的可编程射频程控分频器由于各级2/3分频单元是异步串行工作的，有效地降低系统的功耗；并且，在可编程射频程控分频器的射频输入端设置直流偏置电路和射频缓冲器，容许AC耦合输入， 可以单端输入或本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：袁博鲁，杨若飞，张真荣，
申请(专利权)人：重庆西南集成电路设计有限责任公司，中国电子科技集团公司第二十四研究所，
类型：实用新型
国别省市：