【技术实现步骤摘要】
本专利技术涉及锁相环型频率合成，特别是涉及一种自动频率校正电路及方法。
技术介绍
1、锁相环型频率合成器及时钟产生电路广泛应用于模拟、数字及射频芯片中。采用多压控振荡器(vco)和多段式压控振荡器相结合的锁相环可以实现宽频带覆盖，体现出更优秀的杂散和相噪性能。但是多段式压控振荡器锁相环输出无可避免地要采用自动频率校正，实现锁定频点最优的压控振荡器子段选择，以达到最优性能。
2、由于工艺原因，每只芯片的压控振荡器段覆盖频率范围各不相同。在不同的芯片中，相同频点对应的压控振荡器段也是不一定相同的。所以并不存在一个通用的分频值与压控振荡器段码的组合，使得各芯片输出相同的频率。最有效的方案是使用专门的自动频率校正模块，对每一只芯片选取性能最优的压控振荡器段。
3、锁相环是一个反馈控制系统，其压控振荡器输出频率经过分频器分频，得到反馈分频时钟。根据鉴相时钟和反馈分频时钟的频率相位关系，调整压控振荡器的控制电压，从而调整反馈分频时钟的频率，继而又影响鉴相时钟和反馈分频时钟的频率相位关系。在这样循环往复的调整和反馈过程后，锁相环最终达到稳定状态。此时鉴相时钟和反馈分频时钟具有相同的频率以及相对稳定的相位差。输出频率等于鉴相频率乘以分频器的设置分频数，即目标频率。对多段式压控振荡器锁相环而言，为保证频率连续覆盖，相邻压控振荡器段之间存在频率范围交叠。交叠范围中的频点可以由多个参与交叠的压控振荡器输出得到。不同的压控振荡器段，要实现相同的频率输出，其控制电压是不相同的。当控制电压处于一个特定范围内，压控振荡器可以达到最佳输
4、传统的自动频率校正算法使用计数方式，以鉴相时钟和反馈分频时钟作为时钟输入，分别独立计数。对两个计数器的结果进行比较，分辨两个时钟的快慢。然后采用二分法，依据比较的结果，逐步逼近目标频点对应的压控振荡器段。比较结果的准确性取决于比较周期的数目。比较周期数目越大，耗费的比较时间越长，两个时钟的相对频率差异体现越明显，比较结果越准确。
5、然而，在低鉴相频率应用场景下，鉴相时钟本身周期较长，以计数周期体现频率相对差异需要耗费更多的计数总时间。所以在这种方式下，自动频率校正的速度依赖于鉴相时钟频率。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种自动频率校正技术方案，用于缩短自动频率校正时间，使自动频率校正速度和准确率不受鉴相频率快慢的影响，还用于改善对鉴相时钟和反馈分频时钟频率差异的识别精度和速度。
2、为实现上述目的及其它相关目的，本专利技术提供的技术方案如下。
3、一种自动频率校正电路，用于校正基于多段式压控振荡器的锁相环的输出频率，包括：
4、第一计数模块，与所述锁相环的鉴相时钟连接，对所述鉴相时钟进行计数，得到第一计数值；
5、第二计数模块，与所述锁相环的反馈分频时钟连接，对所述反馈分频时钟进行计数，得到第二计数值；
6、计数比较模块，与所述第一计数模块及所述第二计数模块分别连接，对所述第一计数值及所述第二计数值进行比较，判断所述反馈分频时钟相对于所述鉴相时钟的快慢，得到第一判断结果；
7、高频四相位时钟生成模块，产生同频异相的四个高频时钟，所述高频时钟的频率高于所述鉴相时钟的频率及所述反馈分频时钟的频率；
8、高频四相位时钟辅助判断模块，与所述第一计数模块、所述第二计数模块及所述高频四相位时钟生成模块分别连接，在四个所述高频时钟的控制下，对所述第一计数值的最低位与所述第二计数值的最低位进行采样、判断，判断所述反馈分频时钟相对于所述鉴相时钟的快慢，得到第二判断结果；
9、复合判断及最优选择模块，与所述计数比较模块及所述高频四相位时钟辅助判断模块分别连接，根据所述第一判断结果和所述第二判断结果，得到复合判断结果；
10、选段逻辑模块，与所述复合判断及最优选择模块连接，根据所述复合判断结果，使用二分法寻找下一段所述压控振荡器，直到找到所述压控振荡器的最终选段。
11、可选地，第二个所述高频时钟滞后于第一个所述高频时钟90°，第三个所述高频时钟滞后于第二个所述高频时钟90°，第四个所述高频时钟滞后于第三个所述高频时钟90°。
12、可选地，所述高频四相位时钟生成模块包括四个差分放大单元，四个所述差分放大单元依次反向级联，第四个所述差分放大单元的差分输出端反馈且正向级联到第一个所述差分放大单元的差分输入端。
13、可选地，所述差分放大单元贡献的相移为45°，在第二个所述差分放大单元的差分输出负端得到第一个所述高频时钟，在第四个所述差分放大单元的差分输出负端得到第二个所述高频时钟，在第二个所述差分放大单元的差分输出正端得到第三个所述高频时钟，在第四个所述差分放大单元的差分输出正端得到第四个所述高频时钟。
14、可选地，所述高频四相位时钟辅助判断模块包括八个采样单元及高频计数单元，
15、四个所述采样单元与所述第一计数模块及所述高频四相位时钟生成模块分别连接，在四个所述高频时钟的一一对应控制下，对所述第一计数值的最低位进行采样，得到第一采样值和第二采样值，
16、另外四个所述采样单元与所述第二计数模块及所述高频四相位时钟生成模块分别连接，在四个所述高频时钟的一一对应控制下，对所述第二计数值的最低位进行采样，得到第三采样值和第四采样值，
17、所述高频计数单元接收所述第一采样值和所述第三采样值，以所述第一采样值和所述第三采样值为指示信号，控制所述高频计数单元，得到高频计数值。
18、可选地，所述高频四相位时钟辅助判断模块还包括高频时钟周期级偏差计算单元、高频时钟相位级偏差修正计算单元及两个加法单元，
19、所述高频时钟周期级偏差计算单元与所述高频计数单元及两个所述采样单元连接，以所述第一采样值和所述第三采样值作为指示信号，获取对应时刻的所述高频计数值，计算得到所述反馈分频时钟与所述鉴相时钟之间的初始周期级相位差及当前周期级相位差，
20、所述高频时钟相位级偏差修正计算单元接收所述第二采样值和所述第四采样值，并根据所述第二采样值和所述第四采样值，计算得到所述反馈分频时钟与所述鉴相时钟之间的初始相位偏差修正值及当前相位偏差修正值，
21、第一个所述加法单元与所述高频时钟周期级偏差计算单元及所述高频时钟相位级偏差修正计算单元分别连接，并根据所述初始周期级相位差和所述初始相位偏差修正值，计算得到所述反馈分频时钟与所述鉴相时钟之间的初始时钟相位差，
22、第二个所述加法单元与所述高频时钟周期级偏差计算单元及所述高频时钟相位级偏差修正计算单元分别连接，并根据所述当前周期级相位差和所述当前相位偏差修正值，计算得到所述反馈分频时钟与所述鉴相时钟之间的当前时钟相位本文档来自技高网...
【技术保护点】
1.一种自动频率校正电路，用于校正基于多段式压控振荡器的锁相环的输出频率，其特征在于，包括：
2.根据权利要求1所述的自动频率校正电路，其特征在于，第二个所述高频时钟滞后于第一个所述高频时钟90°，第三个所述高频时钟滞后于第二个所述高频时钟90°，第四个所述高频时钟滞后于第三个所述高频时钟90°。
3.根据权利要求2所述的自动频率校正电路，其特征在于，所述高频四相位时钟生成模块包括四个差分放大单元，四个所述差分放大单元依次反向级联，第四个所述差分放大单元的差分输出端反馈且正向级联到第一个所述差分放大单元的差分输入端。
4.根据权利要求3所述的自动频率校正电路，其特征在于，所述差分放大单元贡献的相移为45°，在第二个所述差分放大单元的差分输出负端得到第一个所述高频时钟，在第四个所述差分放大单元的差分输出负端得到第二个所述高频时钟，在第二个所述差分放大单元的差分输出正端得到第三个所述高频时钟，在第四个所述差分放大单元的差分输出正端得到第四个所述高频时钟。
5.根据权利要求1所述的自动频率校正电路，其特征在于，
6.根据权利要
7.根据权利要求6所述的自动频率校正电路，其特征在于，
8.根据权利要求1所述的自动频率校正电路，其特征在于，所述复合判断及最优选择模块优先根据所述第二判断结果得到所述复合判断结果。
9.一种自动频率校正方法，其特征在于，应用于如权利要求1-8中任一项所述的自动频率校正电路，包括：
10.根据权利要求9所述的自动频率校正方法，其特征在于，所述根据所述当前持续周期数对最佳选段进行更新的步骤，包括：
...【技术特征摘要】
1.一种自动频率校正电路，用于校正基于多段式压控振荡器的锁相环的输出频率，其特征在于，包括：
2.根据权利要求1所述的自动频率校正电路，其特征在于，第二个所述高频时钟滞后于第一个所述高频时钟90°，第三个所述高频时钟滞后于第二个所述高频时钟90°，第四个所述高频时钟滞后于第三个所述高频时钟90°。
3.根据权利要求2所述的自动频率校正电路，其特征在于，所述高频四相位时钟生成模块包括四个差分放大单元，四个所述差分放大单元依次反向级联，第四个所述差分放大单元的差分输出端反馈且正向级联到第一个所述差分放大单元的差分输入端。
4.根据权利要求3所述的自动频率校正电路，其特征在于，所述差分放大单元贡献的相移为45°，在第二个所述差分放大单元的差分输出负端得到第一个所述高频时钟，在第四个所述差分放大单元的差分...
【专利技术属性】
技术研发人员：陈鹏，吴炎辉，徐振洋，李琼，李杰，邱建波，刘永光，李明剑，李家祎，
申请(专利权)人：重庆西南集成电路设计有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。