本发明专利技术提供了一种集成反并联二极管的IGBT结构及其制造方法，属于半导体功率器件领域，该集成反并联二极管的IGBT在现有集成反并联二极管的IGBT的P型集电区和N型集电区之间加入使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态的半导体区，维持N型集电区及其上方N-漂移区的高阻特性，在给集电极由小到大渐变施加电压时，使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态，不影响IGBT的通态压降，达到了减弱集成反并联二极管IGBT突然跳回现象的目的。
【技术实现步骤摘要】
本专利技术属于半导体功率器件领域，尤其涉及一种集成反并联二极管的 IGBTdnsulated Gate Bipolar ^Transistor，绝缘栅双极型晶体管)结构及其制造方法。
技术介绍
IGBT ^^7 $ MOSFET (Metal-Oxi de-Semi conductor Field-EffectTransistor，金氧半场效晶体管)及功率晶体管的优点，具有工作频率高、控制电路简单、电流密度高、通态压降低的特点，广泛应用于变频、逆变等功率领域。IGBT在应用中很少作为一个独立器件使用，尤其在感性负载的条件下，IGBT需要一个快恢复二极管续流。因此在市场上的通用封装产品中，如图1所示，IGBT上反向并联一个二极管以起到续流的作用，保护IGBT。为降低生产成本，厂家开发了一种具有内置二极管的IGBT结构，以η沟道IGBT为例，如图2所示。该IGBT包括集电极210、P型集电区208、N型集电区209、N-型漂移区 207、第一 P型阱区2061、第二 P型阱区2062、第一 N型有源区2051、第二 N型有源区2052、 第一绝缘层204、门极203、第二绝缘层202、发射极201 ；所述P型集电区208和N型集电区209位于所述集电极210上部的同一层，所述N-型漂移区207位于P型集电区208和N 型集电区209的上部；所述N-型漂移区207上部设有第一 P型阱区2061和第二 P型阱区 2062，第一 P型阱区2061与第二 P型阱区2062被N-型漂移区207表面部分隔离开；第一 N型有源区2051位于第一 P型阱区2061内，第二 N型有源区2052位于第二 P型阱区2062 内；第一绝缘层204与N-型漂移区207表面部分、第一 P型阱区2061部分、第二 P型阱区 2062部分、第一 N型有源区2051部分、第二 N型有源区2052部分相连；门极203与第一绝缘层204相连；第二绝缘层202位于门极203与发射极201之间；发射极201分别与第一 P 型阱区2061部分、第一 N型有源区2051部分、第二绝缘层202、第二 P型阱区2062部分、第二 N型有源区2052部分相连。其工作原理如下集电极210接正偏电压时，第一 P型阱区2061和第二 P型阱区 2062与N型集电区209形成的二极管处于反偏状态，当门极203加上正偏电压时，使门极 203下方形成η型沟道，IGBT导通，电子从第一 N型有源区2051和第二 N型有源区2052流向集电极210，形成电子电流；P型集电区208向N-型漂移区207注入空穴，一部分在电场的作用下被第一 P型阱区2061和第二 P型阱区2062抽走，另一部分在电子电流的吸引力下流向沟道区，再从阱区流出，形成空穴电流。当门极203施加负偏电压时，沟道被切断，集电极210与发射极201间电压升高，电流下降，耗尽层展宽，其中电子可以从N型集电区209 迅速流走，大部分空穴随耗尽层展宽被电场从第一 P型阱区2061和第二 P型阱区2062扫出，小部分空穴于N-型漂移区207复合，最后IGBT截止。在桥式电路中且在感性负载条件下，如图1所示，例如标号为A与D的IGBT通路转变截止状态，电感L将会在标号为C的IGBT的发射极感生一个比集电极高的电压，第一 P型阱区和第二 P型阱区与N型集电区形成的二极管将会导通，起到续流的作用，释放掉存储在电路中的能量。但常规的内置二极管结构存在缺陷，它的输出特性曲线会出现突然跳回 (snapback)现象，如图3所示，在集成反并联二极管的IGBT的集电极由小到大渐变施加电压的初期，背面二极管仍未导通，P型集电区往N-型漂移区注入的空穴很少，N型集电区及上方的N-型漂移区仍呈现高阻特性，输出特性曲线上显示出MOS特性，当电压逐步增加，足以使P型集电区与N-型漂移区组成的二极管导通时，空穴注入效率大增，在N-型漂移区产生的电导调制效应致使N-型漂移区电阻率降低，所以尽管电流在增大，但集电极与发射极之间的压降出现拐点，如图3中的A点；当集电极与发射极之间电压降到一定的时候，P型集电区与N-型漂移区之间的压降不足以维持二极管的导通时，随着电流的增加，集电极与发射极之间的压降又开始上升，如图3中的B点。这种突然跳回输出特征显现往往会重复数次才能达到稳定输出状态，导致输出特性的迟滞。为解决这种突然跳回现象，现有技术提供了一种在P型集电区与N型集电区之间做绝缘沟槽的方法，如图4所示，该集成反并联二极管的IGBT结构包括绝缘沟槽411、集电极410、P型集电区408、N型集电区409、N-型漂移区407、第一 P型阱区4061、第二 P型阱区4062、第一 N型有源区4051、第二 N型有源区4052、第一绝缘层404、门极403、第二绝缘层402、发射极401 ；与图2的区别在于在集电极410上的P型集电区408和N型集电区 409之间做了一个绝缘沟槽411，且绝缘沟槽411延伸到N-型漂移区407内部。但这种方法对工艺要求非常高，实现困难。
技术实现思路
本专利技术为解决现有IGBT集成反并联二极管后出现突然跳回现象的技术问题，提供一种制造工艺简单的集成反并联二极管的IGBT结构及其制造方法，减弱了突然跳回现象。一种集成反并联二极管的IGBT结构，包括集电极、P型集电区、N型集电区、N-型漂移区、第一 P型阱区、第二 P型阱区、第一 N型有源区、第二 N型有源区、第一绝缘层、门极、 第二绝缘层、发射极；所述P型集电区和N型集电区位于所述集电极上部的同一层；所述N-型漂移区位于P型集电区和N型集电区的上部；所述第一 P型阱区和第二 P型阱区自N-漂移区表面两侧向下延伸，被N-漂移区表面中间部分隔离开；所述第一 N型有源区位于第一 P型阱区内，所述第二 N型有源区位于第二 P型阱区内；所述第一绝缘层与N-型漂移区表面部分、第一 P型阱区部分、第一 N型有源区部分、第二 P型阱区部分、第二 N型有源区部分相连；所述门极与第一绝缘层相连；所述第二绝缘层位于所述门极与发射极之间；所述发射极分别与第一 P型阱区部分、第一 N型有源区部分、第二绝缘层、第二 P型阱区部分、第二 N型有源区部分相连；所述集成反并联二极管的IGBT结构还包括在给集电极由小到大渐变施加电压时，使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态的半导体区，所述半5导体区位于P型集电区和N型集电区之间的同一层。一种集成反并联二极管的IGBT结构的制造方法，包括如下步骤(1)、以N-型漂移区为衬底，在其上生成栅氧化层形成第一绝缘层，在第一绝缘层上中间部分区域沉积多晶硅形成门极，将未沉积多晶硅的第一绝缘层两侧刻蚀出阱区，然后往阱区注入P型杂质形成第一 P型阱区和第二 P型阱区；在第一 P型阱区上注入N型杂质，形成第一 N型有源区，在第二 P型阱区上注入N型杂质，形成第二 N型有源区；在多晶硅表面、第一 P型阱区部分表面、第一 N型有源区部分表面、第二 P型阱区部分表面、第二 N型有源区部分表面沉积第二绝缘层，并刻蚀出接触区；在第二绝缘层表面和接触区上沉积金属形成发射极；完成IGBT正面结构的制造；(2)、将IGBT正面结构反转，在N-漂移区的表面注入N型杂质，本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：温世达，肖秀光，
申请(专利权)人：比亚迪股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。