一种芯片和一种芯片并行测试的方法技术

本发明专利技术提供了一种芯片和一种芯片平行测试的方法，其中的芯片具体包括：多个并口；接口转换单元，包括多个接口，其中，所述接口与所述多个并口相连，且所述接口与测试机台的探针一一对应相连，包括：串行接收模块，用于串行接收来自所述测试机台的测试数据；及并行输入模块，用于在接收完毕后，将所述测试数据并行输入至所述多个并口；处理单元，用于针对所述多个并口的测试数据，处理得到相应的处理数据；及并转串输出单元，用于将所述多个并口的处理数据，通过并转串的方法输入至所述接口转换单元；所述接口转换单元还包括：串行输出模块，用于将所述处理数据，串行输出至所述测试机台。本发明专利技术用以提高芯片的并行测试速度，降低测试成本。

【技术实现步骤摘要】

本专利技术涉及半导体芯片测试
，特别是涉及。
技术介绍
随着微电子技术的飞速发展，并行芯片测试被引入印刷电路板、通讯产品和片上系统等集成电路领域并得到广泛应用。并行芯片测试指在同一时间内完成多项测试任务， 包括在同一时间内完成对多个待测芯片的测试，或者，在单个待测芯片上异步或者同步地运行多个测试任务，同时完成对待测芯片多项参数的测量。在并行测试时，待测芯片安装在探针台中，通过探针卡与测试机台相连，由测试机台通过执行测试指令以完成对待测芯片的测试过程，其中，探针卡的探针与芯片引脚(pin)一一连接。现有的待测芯片通常有很多的数据线和地址线，导致很多的pin;以64Mbit Flash为例，其需要22根地址线加16根数据线，以及控制使能信号，总共需要64个pin ；所述大数量的Pin会产生如下问题1、由于探针与pin的一一连接，会需要大数量的探针，从而导致探针卡成本的急剧增加；2、由于测试机台的测试通道有限，假设为256个，那么其只能和256个pin相连； 这样，在一颗待测芯片具有64个pin的情况下，每次只能对4 (256/64 = 4)颗芯片进行测试。这样很难有高的并测数，导本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：苏志强，舒清明，朱一明，
申请(专利权)人：北京兆易创新科技有限公司，
类型：发明
国别省市：