具有用于所有阱间和阱内隔离的深沟槽隔离区并且具有到达相邻装置扩散区和下面的浮置阱区之间的结的共享接触的集成电路装置制造方法及图纸

公开了改进的集成电路装置结构(200)(例如，静态随机存取存储器(SRAM)阵列结构或并入P型装置和N型装置的其它集成电路装置结构)(121a和121b)和形成该结构的方法的实施例，该方法将DTI区(160)用于所有阱间和阱内隔离，从而提供一种低成本隔离方案，其避免了由于STI-DTI未对准引起的FET宽度变化。此外，因为用于阱内隔离的DTI区(160)可有效地产生一些浮置阱区(203)，所述浮置阱区必须各自连接至电源电压(例如，Vdd)(280)以防止阈值电压(Vt)变化，所以公开的集成电路装置也包括：相邻装置(121a和121b)的扩散区(221和222)与下面的浮置阱区(205)之间的结的共享接触(280)。这个共享接触(280)消除了如果每一个浮置阱区(205)需要分立的电源电压接触将产生的成本和面积损失。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例总体涉及一种集成电路装置，并且更具体地涉及一种集成电路装置(例如，静态随机存取存储器(SRAM)阵列)以及形成该装置的方法，该装置具有用于所有阱间和阱内隔离的深沟槽隔离区并且具有相邻装置扩散区和下面的浮置阱区之间的结的共享接触。
技术介绍
在各种不同类型的基底上(例如，在绝缘体上硅(SOI)晶片、体晶片或混合定向 (HOT)晶片上)可形成集成电路装置，诸如静态随机存取存储器(SRAM)阵列或并入P型场效应晶体管(PFET)和N型场效应晶体管(NFET) 二者的其它装置。一种用于在体半导体晶片(例如，P型晶片)上形成集成电路装置的技术需要在外延生长半导体层之前在体晶片的顶表面上进行N+阱区和P+阱区的注入。随后，在外延生长的半导体层中，在N+阱区上方形成PFET，而在P+阱区上方形成NFET，以使得P+阱区及N+阱区分别将NFET和PFET与体基底电性隔离。传统上，浅沟槽隔离(STI)区用于任何所需的阱内隔离(即，相同导电类型FET之间的隔离)，而双倍深度沟槽隔离(DDTI)区用于阱间隔离(即，不同导电类型FET 之间的隔离)，该DDTI区包括延伸至阱水平下方的基底本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.05.28 US 12/473,3241.一种集成电路装置结构，包括 基底，具有第一导电类型；阱，位于所述基底中，所述阱具有不同于所述第一导电类型的第二导电类型； 半导体层，位于所述阱上方的所述基底上，所述半导体层包括 第一装置的第一扩散区；第二装置的第二扩散区，所述第一扩散区和所述第二扩散区均具有所述第一导电类型；以及第三扩散区，横向设置在所述第一扩散区与所述第二扩散区之间，所述第三扩散区具有所述第二导电类型并且进一步垂直延伸至所述阱；以及导体层，位于所述半导体层上，所述导体层在所述第一扩散区、所述第三扩散区以及所述第二扩散区上方横向延伸并且与其接触。2.根据权利要求1所述的集成电路装置结构，所述半导体层包括所述阱上方的装置区，所述装置区包含所述第一装置和所述第二装置，并且由深沟槽隔离区在相对侧和相对端上限定，所述深沟槽隔离区延伸至所述阱下方的所述基底中。3.根据权利要求1所述的集成电路装置结构，还包括所述导体层上的接触，所述接触连接至电源电压。4.根据权利要求1所述的集成电路装置结构，所述第一导电类型包括P型导电类型，而所述第二导电类型包括N型导电类型。5.根据权利要求1所述的集成电路装置结构，所述导体层包括硅化物层。6.根据权利要求1所述的集成电路装置结构，所述半导体层包括外延硅层。7.一种静态随机存取存储器(SRAM)阵列结构，包括 基底，具有第一导电类型；阱，位于所述基底中，所述阱具有不同于所述第一导电类型的第二导电类型； 半导体层，位于所述阱上方的所述基底上，所述半导体层包括 第一存储器单元的第一上拉场效应晶体管的第一源极区；第二存储器单元的第二上拉场效应晶体管的第二源极区，所述第一源极区和所述第二源极区具有所述第一导电类型；以及掺杂区，横向设置在所述第一源极区与所述第二源极区之间，所述掺杂区具有所述第二导电类型并且进一步垂直延伸至所述阱；以及导体层，位于所述半导体层上，所述导体层在所述第一源极区、所述掺杂区以及所述第二源极区上方横向延伸并且与其接触。8.根据权利要求7所述的静态随机存取存储器(SRAM)阵列结构，所述半导体层包括所述阱上方的装置区，所述装置区包括所述第一上拉场效应晶体管和所述第二上拉场效应晶体管，并且由深沟槽隔离区在相对侧和相对端上限定，所述深沟槽隔离区延伸至所述阱下方的所述基底中。9.根据权利要求7所述的静态随机存取存储器(SRAM)阵列结构，还包括所述导体层上的接触，所述接触连接至正电源电压(Vdd)。10.根据权利要求7所述的静态随机存取存储器(SRAM)阵列结构，所述第一导电类型包括P型导电类型，而所述第二导电包括N型导电类型。11.根据权利要求7所述的静态随机存取存储器(SRAM)阵列结构，所述导体层包括硅化物层。12.根据权利要求7所述的静态随机存取存储器(SRAM)阵列结构，所述半导体层包括外延硅层。13.一种静态随机存取存储器(SRAM)阵列结构，包括 P型基底；N+阱，位于所述基底中； 半导体层，位于所述基底上；深沟槽隔离区，延伸穿过所述半导体层到达所述基底中至所述N+阱下方，以在所述阵列中限定存储器单元的装置区，所述装置区之一包括所述半导体层的一个区段，位于所述N+阱的一个区段上方，所述半导体层的所述区段包括第一存储器单元的第一 P型上拉场效应晶体管的第一 P型源极区； 第二存储器单元的第二 P型上拉场效应晶体管的第二 P型源极区，所述第二存储器单元与所述第一存储器单元相邻；以及N型掺杂区，横向设置在所述...

【专利技术属性】
技术研发人员：BA安德森，A布赖恩特，EJ诺瓦克，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：