双层ＢＯＸ背栅极绝缘体上硅晶片的低成本制造制造技术

一种用于集成电路器件的半导体晶片结构，包括：体衬底；下部绝缘层，形成在体衬底上；导电层，形成在下部绝缘层上；上部绝缘层，形成在导电层上，上部绝缘层从成对的分离的绝缘层形成，在这成对的分离的绝缘层之间具有键合界面；以及半导体层，形成在上部绝缘层上。

【技术实现步骤摘要】
【国外来华专利技术】方法
本专利技术大体上涉及半导体器件制造技术，并且更具体地涉及双层隐埋氧化物 (BOX)背栅极(DBBG)绝缘体上硅(SOI)晶片的低成本制造。
技术介绍
在SOI技术中，在绝缘层(例如，二氧化硅)之上形成薄硅层，该绝缘层又是在体衬底上形成的。这种绝缘层通常称为隐埋氧化物(BOX)层，或简言之BOX。对于单层BOX SOI晶片，由浅沟槽隔离(STI)将薄硅层分成多个有源区，该STI横切BOX层以提供有源区的完全隔离。例如，通过将N型和/或P型掺杂剂材料离子注入到薄硅层中来形成场效晶体管(FET)的源极和漏极，同时使用栅极图案来自界定(self-define)源极与漏极之间的沟道区域。在形成源极和漏极之前，例如，通过在薄硅层的顶部表面上沉积栅极介电质和导体，接着通过光刻图案化和蚀刻技术来在沟道区域之上形成栅极。也可以在单层BOX SOI 晶片的有源区之下形成背栅极，该背栅极使用BOX层作为背栅极介电质，并且该背栅极可以由P+或N+注入来界定。具有背栅极的晶体管通常使用相对较薄的硅和BOX层，以使能具有响应于背栅极的阈值电压的全耗尽器件操作。以薄SOI技术构造的具有背栅极的这种 FET具有显著的优势，诸如例如，降低的短沟道效应、较小的由体掺杂波动引起的阈值变化性、以及使用背栅极电压来调整阈值的能力。在形成具有双栅极电极(在晶体管沟道区域之上和之下形成)的晶体管器件中， 除了单层BOX SOI衬底以外，也可以使用双层BOX衬底。在器件沟道之下形成的导电栅极材料(也称为背栅极)通过第一 BOX与SOI有源层隔开，并且通过第二 BOX与衬底隔开。通常，为了制造其中具有上部BOX和下部BOX的这种双层BOX晶片，使用至少一个预成型SOI晶片作为开始衬底。然而，预成型SOI晶片的成本通常是器件品质体硅晶片成本的若干倍。因此，购买SOI晶片作为开始衬底将使制造双层BOX SOI晶片的成本增加。因此，期望能够以相对于传统方法较低的成本来制造诸如双层BOX背栅极(DBBG)SOI晶片之类的衬底。
技术实现思路
在示例性实施方式中，一种形成用于集成电路器件的半导体晶片结构的方法，包括形成第一衬底部分，其具有第一体衬底，在第一体衬底上形成的第一绝缘层，在第一绝缘层上形成的导电层，以及在导电层上形成的第二绝缘层；形成第二衬底部分，其具有第二体衬底，在第二体衬底上形成的牺牲层，在牺牲层上形成的半导体层，以及在半导体层上形成的第三绝缘层；将第一衬底部分键合到第二衬底部分以在第二绝缘层和第三绝缘层之间界定键合界面；在第二体衬底或牺牲层内的位置处将所产生的键合结构分离，并且移除第二体衬底；以及移除牺牲层的任何剩余部分，以界定双层隐埋绝缘体背栅极绝缘体上半导体结构；其中第一绝缘层构成下部绝缘层，键合的第二绝缘层和第三绝缘层共同构成上部绝缘层，半导体层构成绝缘体上半导体层，导电层构成背栅极层，并且第一体衬底构成双层隐埋绝缘体背栅极绝缘体上半导体结构的体衬底。在另一实施方式中，一种形成用于集成电路器件的双层隐埋绝缘体背栅极绝缘体上半导体晶片结构的方法，包括形成第一衬底部分，其具有第一体衬底，在第一体衬底上形成的第一绝缘层，在第一绝缘层上形成的导电层，以及在导电层上形成的第二绝缘层；形成第二衬底部分，其具有第二体衬底，在第二体衬底上形成的牺牲层，在牺牲层上形成的半导体层，以及在半导体层上形成的第三绝缘层；注入氢物质穿过第三绝缘层和半导体层，并且在牺牲层内或超出牺牲层停止；将第一衬底部分键合到第二衬底部分以在第二绝缘层和第三绝缘层之间界定键合界面；进行退火过程以建立与氢物质的位置对应的连接空隙前缘；沿着空隙前缘分离键合结构；以及移除半导体层上的第二体衬底和牺牲层的任何剩余部分，以界定双层隐埋绝缘体背栅极绝缘体上半导体晶片结构，其中第一绝缘层构成下部绝缘层，键合的第二绝缘层和第三绝缘层共同构成上部绝缘层，半导体层构成绝缘体上半导体层，导电层构成背栅极层，并且第一体衬底构成双层隐埋绝缘体背栅极绝缘体上半导体晶片结构的体衬底。在另一实施方式中，一种形成用于集成电路器件的双层隐埋氧化物(BOX)背栅极 (DBBG)绝缘体上硅(SOI)晶片结构的方法，包括形成第一衬底部分，其具有第一体硅衬底，在第一体硅衬底上热生长或沉积的第一氧化物层，在第一氧化物层上形成的导电背栅极层，以及在背栅极层上热生长或沉积的第二氧化物层；形成第二衬底部分，其具有第二体硅衬底，在第二体硅衬底上外延地生长的锗硅(SiGe)层，在SiGe层上外延地生长的硅层， 以及在硅层上热生长或沉积的第三氧化物层；注入氢物质穿过第三氧化物层和硅层，并且在SiGe锗硅层内或超出SiGe层停止；将第一衬底部分键合到第二衬底部分以在第二氧化物层和第三氧化物层之间界定键合界面；进行第一退火过程以增强第二氧化物层和第三氧化物层之间的氧化物到氧化物键合；在高于第一退火过程的温度下进行第二退火过程以建立与氢物质的位置对应的连接空隙前缘；沿着空隙前缘分离键合结构；以及将硅层上的第二体硅衬底和SiGe层的任何剩余部分移除，以界定DBBG SOI晶片结构；其中第一氧化物层构成下部BOX，键合的第二氧化物层和第三氧化物层一起构成上部BOX，硅层构成绝缘体上硅(SOI)层，第一体衬底构成DBBG SOI晶片结构的体衬底，并且背栅极层设置在上部BOX 和下部BOX之间。在又一实施方式中，一种用于集成电路器件的半导体晶片结构，包括体衬底；下部绝缘层，形成在体衬底上；导电层，形成在下部绝缘层上；上部绝缘层，形成在导电层上， 上部绝缘层由成对的分离的绝缘层形成，在这对绝缘层之间具有键合界面；以及半导体层， 形成在上部绝缘层上。在又一实施方式中，一种用于集成电路器件的双层隐埋氧化物(BOX)背栅极 (DBBG)绝缘体上硅(SOI)晶片结构，包括体硅衬底；下部隐埋氧化物(BOX)层，形成在体硅衬底上；导电的背栅极层，形成在下部BOX层上；上部BOX层，形成在背栅极层上，上部 BOX层由成对的分离的氧化物层形成，该成对的分离的氧化物层之间具有键合界面；以及 SOI层，形成在上部BOX层上。附图说明参照示意性附图，其中在若干附图中相似地标记相似元件图1到图7是示出根据本专利技术的实施方式的、用于形成双层隐埋氧化物(BOX)背栅极(DBBG)绝缘体上硅(SOI)晶片结构的方法的不同的横切面图，其中具体地图1图示了用于DBBG SOI结构的第一衬底部分的形成；图2图示了用于DBBG SOI结构的第二衬底部分的形成；图3图示了第二衬底部分到第一衬底部分的键合；图4图示了用于在键合结构的锗硅(SiGe)层中形成断裂前缘(fracture front) 的退火过程；图5图示了在SiGe层处分离之后移除键合结构的顶部部分；图6图示了在晶片分离之后键合结构的剩余底部部分和剩余SiGe锗硅层；以及图7图示了在移除剩余锗硅层和最终键合退火过程之后的完整的DBBG SOI晶片结构。实施方式在此公开了一种通过排除使用较为昂贵的预成型SOI晶片作为开始衬底而制造低成本的DBBG SOI晶片的方法。简言之，实施方式利用分离的、经部分处理的体硅晶片(在一个位置处键合并且然后在另一位置分离)来形成双层BOX结构，并且在衬底制造中对于高度均勻的化学机械抛光(CMP)本文档来自技高网...

【技术保护点】
１．一种形成用于集成电路器件的半导体晶片结构的方法，所述方法包括：形成第一衬底部分，其具有第一体衬底，在所述第一体衬底上形成的第一绝缘层，在所述第一绝缘层上形成的导电层，以及在所述导电层上形成的第二绝缘层；形成第二衬底部分，其具有第二体衬底，在所述第二体衬底上形成的牺牲层，在所述牺牲层上形成的半导体层，以及在所述半导体层上形成的第三绝缘层；将所述第一衬底部分键合到所述第二衬底部分以在所述第二绝缘层与所述第三绝缘层之间界定键合界面；在所述第二体衬底或者所述牺牲层内的位置处分离所产生的键合结构，并且移除所述第二体衬底；以及移除所述牺牲层的任何剩余部分，以便界定双层隐埋绝缘体背栅极绝缘体上半导体结构，其中所述第一绝缘层构成下部绝缘层，键合的所述第二绝缘层和所述第三绝缘层一起构成上部绝缘层，所述半导体层构成绝缘体上半导体层，所述导电层构成背栅极层，并且所述第一体衬底构成所述双层隐埋绝缘体背栅极绝缘体上半导体结构的体衬底。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：J·O·丘，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US