平面螺旋电感制造技术

本发明专利技术公开了一种平面螺旋电感，所述平面螺旋电感包括：半导体衬底；介质层，形成于所述半导体衬底上；平面螺旋电感主体，形成于所述介质层上；绝缘隔离结构，形成于所述半导体衬底中并与所述平面螺旋电感主体相对应。本发明专利技术提供的平面螺旋电感增加了绝缘隔离结构，所述绝缘隔离结构可降低平面螺旋电感的衬底损耗；并且，所述绝缘隔离结构的工艺与CMOS的前端工艺兼容，可不增加任何制备成本，提高平面螺旋电感的品质因子。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，具体涉及一种具有绝缘隔离结构的平面螺旋电感。
技术介绍
在CMOS射频集成电路(RFIC)的发展中，最为迫切的和最困难的是要发展高性能的新器件和新的单元电路，它们是实现单片CMOS集成射频前端的基础。平面螺旋电感作为射频集成电路中的关键元件，是电路中最难设计和掌握的元件，它的性能参数直接影响着射频集成电路的性能。片上电感能够实现射频集成电路中电感的集成化，从而有助于射频集成电路的片上系统实现。片上平面螺旋电感大多通过金属薄膜在半导体衬底上绕制而成，相对于传统的线绕电感，片上平面螺旋电感具有成本低、易于集成、噪声小和功耗低的优点，更重要的是能与现今的CMOS工艺兼容。近年来随着移动通信向微型化、低功耗化发展，对制作与CMOS工艺兼容的高品质片上无源器件的研究也越来越多。然而，直接制备于低阻半导体衬底上的平面螺旋电感，具有明显的衬底寄生电容、衬底寄生电阻、金属导体的寄生电容、金属导体的寄生电阻、以及由于涡流损耗等效应而成的寄生电阻等，这些都将影响电感的性能。在集成电路制造过程中，片上平面螺旋电感等射频无源器件的主要损耗有两种 衬底损耗和金属导体损耗。金属导体损耗主要来源于金属导体本身电阻和高频下的趋肤效应和邻近效应。其中，趋肤效应在高频下不可避免，其强弱由材料和频率决定；而邻近效应是由于线圈相互靠近产生电磁干扰，从而引起电流在导体截面不均勻流动使得电阻增加。针对片上平面螺旋电感的金属导体损耗，业界已提出以下解决方法1、选用低电阻率的金属导体材料并适当增加金属层厚度，而不改变平面螺旋电感的几何结构；2、通过优化平面螺旋电感版图的方法来提高电感品质因子，例如，在申请号为200420114664. 2的中国专利中，公开了一种金属线宽及金属间距渐变的平面螺旋电感，该平面螺旋电感采用金属线宽和间距渐变结构来减小等效串联电阻，以达到改善品质因子Q值的目的。针对片上平面螺旋电感的衬底损耗，业界也进行了研究，并已提出以下几种解决方法1、使用离子注入等技术选择性实现半绝缘半导体衬底；2、在平面螺旋电感主体和半导体衬底之间插入图形式接地屏蔽层；3、在半导体衬底中形成PN结隔离；4、使用MEMS工艺以减少衬底损耗。但是，上述几种方法的工艺较为复杂，且使得平面螺旋电感的可靠性降低。因此，在不增加工艺的复杂度、且不会降低平面螺旋电感的可靠性的基础上，提供一种可降低衬底损耗的平面螺旋电感，是非常必要的。
技术实现思路
本专利技术的目的在于，提供一种平面螺旋电感，以解决现有的平面螺旋电感由于衬底损耗而导致电感的品质因子下降的问题。为解决上述技术问题，本专利技术提供一种平面螺旋电感，包括半导体衬底；介质层，形成于所述半导体衬底上；平面螺旋电感主体，形成于所述介质层上；绝缘隔离结构， 形成于所述半导体衬底中并与所述平面螺旋电感主体相对应。可选的，在所述平面螺旋电感中，所述平面螺旋电感主体包括多圈线圈以及位于所述多圈线圈之间的间隔区域。可选的，在所述平面螺旋电感中，所述绝缘隔离结构位于所述平面螺旋电感主体的下方。可选的，在所述平面螺旋电感中，所述绝缘隔离结构位于所述间隔区域的下方。可选的，在所述平面螺旋电感中，所述绝缘隔离结构位于多圈线圈的最内圈线圈以内区域下方。可选的，在所述平面螺旋电感中，所述绝缘隔离结构位于所述间隔区域的转角处的下方。可选的，在所述平面螺旋电感中，所述绝缘隔离结构的材质与所述介质层的材质相同。可选的，在所述平面螺旋电感中，所述绝缘隔离结构的材质与所述介质层的材质不相同。可选的，在所述平面螺旋电感中，所述绝缘隔离结构的材质为二氧化硅、氮化硅、 氮氧化硅中的一种或其任意组合。可选的，在所述平面螺旋电感中，所述绝缘隔离结构的厚度为0.01 100微米。可选的，在所述平面螺旋电感中，所述绝缘隔离结构是通过浅沟槽隔离工艺、深沟槽隔离工艺或干法刻蚀工艺形成的。与现有技术相比，本专利技术提供的平面螺旋电感具有以下优点所述平面螺旋电感增加了绝缘隔离结构，所述绝缘隔离结构形成于半导体衬底中并与平面螺旋电感主体相对应，由于所述绝缘隔离结构的电阻率较高，可减小耦合电流，并降低该绝缘隔离结构处的相对介电常数，从而减小有效介电常数，降低平面螺旋电感的衬底损耗；并且，所述绝缘隔离结构的工艺与CMOS的前端工艺兼容，可不增加任何制备成本， 提高平面螺旋电感的品质因子，有利于获得更优的CMOS射频前端重要功能单元性能。附图说明图IA为本专利技术实施例-一所提供的平面螺旋电感的俯视图IB为本专利技术实施例-一所提供的平面螺旋电感的剖面图2A为本专利技术实施例—二所提供的平面螺旋电感的俯视图2B为本专利技术实施例—二所提供的平面螺旋电感的剖面图3为本专利技术实施例三所提供的平面螺旋电感的俯视图4为本专利技术实施例四所提供的平面螺旋电感的俯视图5为本专利技术各实施例所提供的平面螺旋电感与现有的平面螺旋电感的性能比较图。具体实施方式在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术的核心思想在于，提供一种平面螺旋电感，所述平面螺旋电感增加了绝缘隔离结构，所述绝缘隔离结构形成于半导体衬底中并与平面螺旋电感主体相对应，由于所述绝缘隔离结构的电阻率较高，可减小耦合电流，并降低该绝缘隔离结构处的相对介电常数，从而减小有效介电常数，降低平面螺旋电感主体的衬底损耗；并且，所述绝缘隔离结构的工艺与CMOS的前端工艺兼容，可不增加任何制备成本，提高平面螺旋电感主体的品质因子，有利于获得更优的CMOS射频前端重要功能单元性能。实施例一请参考图IA和图1B，其中，图IA为本专利技术实施例一所提供的平面螺旋电感的俯视图，图IB为本专利技术实施例一所提供的平面螺旋电感的剖面图。如图IA和图IB所示，平面螺旋电感100包括半导体衬底110、介质层120、平面螺旋电感主体130以及绝缘隔离结构140，所述介质层120形成于所述半导体衬底110上， 所述平面螺旋电感主体130形成于介质层120上，所述绝缘隔离结构140形成于半导体衬底110中并与平面螺旋电感主体130相对应。其中，所述平面螺旋电感主体130包括多圈线圈131以及位于多圈线圈131之间的间隔区域132，所述多圈线圈131由导线缠绕构成。在本实施例中，所述绝缘隔离结构140形成于半导体衬底110中，并且，所述绝缘隔离结构140位于平面螺旋电感主体130的下方，即平面螺旋电感主体130的线圈131和间隔区域132下方的半导体衬底表面的区域全部被绝缘材料所取代。在本实施例中，所述绝缘隔离结构140的材质与介质层120的材质相同，以使所述平面螺旋电感100的制作工艺简单。然而应当认识到，所述绝缘隔离结构140的材质与介质层120的材质也可以不相同。优选的，所述绝缘隔离结构140的材质为二氧化硅。当然，本专利技术的绝缘隔离结构 140的材质并不限于二氧化硅，所述绝缘隔离结构140的材质也可以是氮化硅或氮氧化硅，或者是二氧化硅、氮化硅、氮氧化硅的任意组合。优选的，所述绝缘隔离结构140的厚度为0. 01 100微米，所述绝缘隔离结构140 可通过浅沟槽隔离(STI)工艺、深沟槽隔离(本文档来自技高网...

【技术保护点】
１．一种平面螺旋电感，包括：半导体衬底；介质层，形成于所述半导体衬底上；平面螺旋电感主体，形成于所述介质层上；绝缘隔离结构，形成于半导体衬底中并与所述平面螺旋电感主体相对应。

【技术特征摘要】

【专利技术属性】
技术研发人员：石艳玲，李曦，张建军，赵宇航，王勇，
申请(专利权)人：华东师范大学，上海集成电路研发中心有限公司，
类型：发明
国别省市：31