逐次逼近型ＡＤ转换电路制造技术

在具备斩波型比较器的ＡＤ转换电路中，仅追加少量的元件就能够使比较器具有迟滞特性来降低噪音引起的转换误差。在具备斩波型比较器的逐次逼近型ＡＤ转换电路中，在比较电路（ＣＭＰ）中设置一个或者两个以上的放大级、和与所述放大级中某一个放大级的输入端子连接的反馈电容（Ｃｆ），在第一期间取入输入模拟电压，在第二期间输入与所述输入模拟电压和所述比较电压的电位差对应的电压，通过所述放大级来放大该输入电位，在该比较电路的输出变化时，经由反馈电容向对应的放大级的输入端子施加正反馈来赋予１ＬＳＢ以下的迟滞，由此解决了课题。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及使逐次逼近型AD转换电路中的比较器具有迟滞特性的技术，特别涉及在具备斩波型比较器的AD转换电路中利用且适合的技术。
技术介绍
在移动电话、PDA (Personal Digital Assistants 个人数字助理)、数码相机等便携电子设备中设有用于控制设备内部的系统的微处理器，微处理器监视温度和电池的电压等来进行控制。因此，很多时候在设备中设有用于检测温度和电池的电压等的传感器，在微处理器中内置了将来自这些传感器的模拟信号转换为数字信号的A/D转换电路。此外，期望内置于微处理器等中的A/D转换电路的电路规模小。作为那样的A/D 转换电路，例如公知图9所示的使用了把CMOS逆变器作为放大器使用的所谓斩波型比较器的A/D转换电路。当前，存在为了防止因搭载在输入信号中的噪音而引起的误动作，使比较器具有迟滞特性的情况。但是，在A/D转换电路中，如果使比较器具有迟滞特性，则其成为AD转换误差，特别是在输入位(bit)数大即高分辨率的A/D转换电路中，由于在迟滞中埋入了最小分辨率即LSB(Least Significant Bit 最低有效位)，所以一般不使其具有迟滞特性。另一方面，斩波型比较器，因为通过CMOS逆变器对输入模拟信号Vin和比较电压 Vref的电位差进行放大，所以当Vin成为与Vref大体相等的等级时，由于输入电位的轻微的摆动，引起输出切换到高/低的不稳定的动作。而且，存在在该切换时在CMOS逆变器中产生电流变化、其成为电源噪音，使比较器的基准电压摆动，使转换精度降低的问题点。因此，为了防止输出切换为高/低的不稳定的动作，提出了使斩波型比较器具有迟滞特性的 A/D转换电路的方案(专利文献1)。专利文献1 日本特开平6-069799号公报
技术实现思路
在上述专利文献1中记载的在先申请在分辨率不高的A/D转换电路中有效。但是，上述在先申请与构成比较器的逆变器的N-MOSFET(绝缘栅型场效应晶体管以下称为 MOS晶体管)并联，根据来自输出的反馈信号被接通、关断，使逆变器的逻辑阈值变化，由此具有迟滞特性。本专利技术的专利技术人进行了研究，在该结构的比较器中，在3V 5V的电源电压的情况下，具有数mV的迟滞。因此，在例如10位的A/D转换电路的情况下，在迟滞中埋入最小分辨率即LSB转换误差变大。此外，由于在电源电压端子与接地点之间纵向层叠三个MOS晶体管，所以出现了在2V这样的低电源电压下无法动作的课题。本专利技术的目的在于在具备斩波型比较器的AD转换电路中，仅追加少量的元件，使比较器具有迟滞特性，能够降低因噪音导致的转换误差。本专利技术的另一目的在于在具备斩波型比较器的AD转换电路中，能够通过使比较器具有ILSB以下的迟滞特性，抑制与赋予迟滞相伴的转换误差的增加。为了达成上述目的，本专利技术是一种逐次逼近型AD转换电路，其具备比较电路，其判定输入模拟电压和比较电压的大小；寄存器，其顺次取入并保持该比较电路的判定结果； 以及局部DA转换电路，其将该寄存器的值转换为电压，并将其作为所述比较电压，所述比较电路具有一个或者两个以上的放大级、和与所述放大级中的某个放大级的输入端子连接的反馈电容，在第一期间取入输入模拟电压，在第二期间输入与所述输入模拟电压和所述比较电压的电位差对应的电压，通过所述放大级对该输入电压进行放大，在该比较电路的输出变化时，经由所述反馈电容向对应的放大级的输入端子施加正反馈来赋予ILSB以下的迟滞。根据上述结构，由于是经由反馈电容向某一放大级的输入端子施加正反馈的结构，所以与使放大级自身具有迟滞特性的情况相比，能够赋予小的迟滞，并且追加的元件少。这里，希望决定反馈电容的电容值，以使所述迟滞为ILSB的1/2以下的大小。更希望决定反馈电容的电容值，以使所述迟滞为ILSB的1/5以下的大小。进一步希望决定反馈容量的容量值，以使所述迟滞成为ILSB的1/10以下的大小。由此，能够不增大转换误差地，降低因比较电路的输出的切换而产生的噪音。此外，希望所述比较电路具级联连接的两个以上的放大级，经由所述反馈电容向对应的输入端施加正反馈的放大级是最终级的放大级。通过对最终级的放大级施加正反馈的结构，能够减小在换算为输入时的迟滞、容易赋予ILSB以下的迟滞。并且，希望所述比较电路具有作为所述放大级的CMOS逆变器，并且具有分别设置在各CMOS逆变器的输入输出端子间的开关元件和设置在所述CMOS逆变器间的电容，在第一期间，使所述开关元件为接通状态，向采样电容的一方的端子施加与所述CMOS逆变器的逻辑阈值相当的电压，以该电压为基准来取入输入模拟电压，在第二期间，对所述采样电容充电所述输入模拟电压与所述比较电压的电位差所对应的电荷，并且使所述开关元件为断开状态，通过所述CMOS逆变器对所述采样电容的电位进行放大，在该比较电路的输出变化时，经由所述反馈电容向对应的CMOS逆变器的输入端子施加正反馈。由此，能够减少比较器的构成元件数量，降低电路的占有面积。此外，期望在所述比较电路的后级设有逻辑门，该逻辑门将该比较电路的最终放大级的输出和给予所述采样的定时的时钟信号作为输入，根据该逻辑门的输出或使其反转后的信号，所述反馈电容的一方的端子的电位变化，向对应的CMOS逆变器的输入端子施加正反馈。由此，能够在采样中不把作为放大级的逆变器的中间的电位专递到后级的电路 (逐次逼近寄存器等)。根据本专利技术，在具备斩波形比较器的AD转换电路中，仅追加少量的元件便能够使比较器具有迟滞特性，降低噪音引起的转换误差。此外，通过使比较器具有ILSB以下的迟滞特性，具有能够抑制与赋予迟滞相伴的转换误差的增加的效果。附图说明 图1是表示本专利技术的逐次逼近型AD转换电路的一个实施方式的电路结构图。图2是表示实施方式的AD转换电路的比较器内部的节点电位状态的状态说明图。图3是表示实施方式的AD转换电路的第一变形例中的比较器的结构例的电路结构图。图4是表示实施方式的AD转换电路的第二变形例中的比较器的结构例的电路结构图。图5是表示实施方式的AD转换电路的第三变形例中的比较器的结构例的电路结构图。图6是表示实施方式的AD转换电路的第四变形例中的比较器的构成例的电路结构图。图7是表示本专利技术的逐次逼近型AD转换电路的第二实施方式的电路结构图。图8是表示第二实施方式的逐次逼近型AD转换电路的比较判定期间(保持期间) 中的各切换开关SWO SWn-I的状态的电路结构图。图9是表示具备斩波型比较器的现有的AD转换电路的结构例的电路结构图。具体实施例方式下面，根据附图说明本专利技术的恰当的实施方式。图1是表示本专利技术的逐次逼近型AD转换电路的一个实施方式。图1中表示的AD 转换电路具备对在模拟输入端子IN输入的模拟输入Vin和对基准电压端子施加的比较电压Vref交互地采样并保持差电压的采样保持电路S&H ；对通过该采样保持电路SMl采样的差电压进行放大的斩波型比较器CMP ；将该斩波型比较器CMP的输出和采样时钟Φ s作为输入来输出预定的信号的逻辑电路LG ；顺次取入该逻辑电路LG的输出的逐次逼近寄存器 SAR ；内部的开关根据从该寄存器SAR输出的信号进行切换，由此将对SAR的输出代码进行了 DA变换后的电压作为比较电压Vref输出给上述采样保本文档来自技高网...

【技术保护点】
１．一种逐次逼近型ＡＤ转换电路，其具备：比较电路，其判定输入模拟电压和比较电压的大小；寄存器，其顺次取入并保持该比较电路的判定结果；以及局部ＤＡ转换电路，其将该寄存器的值转换为电压，并将其作为所述比较电压，所述逐次逼近型ＡＤ转换电路的特征在于，所述比较电路具有一个或者两个以上的放大级、和与所述放大级中的某个放大级的输入端子连接的反馈电容，在第一期间取入输入模拟电压，在第二期间输入与所述输入模拟电压和所述比较电压的电位差对应的电压，通过所述放大级对该输入电压进行放大，在该比较电路的输出变化时，经由所述反馈电容向对应的放大级的输入端子施加正反馈来赋予１ＬＳＢ以下的迟滞。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：井上文裕，
申请(专利权)人：三美电机株式会社，
类型：发明
国别省市：JP