在具备斩波型的比较电路的ＡＤ变换电路中，在电源电压高时实现消耗电力的降低以及低噪音化，并且在电源电压低时能够避免电流能力减低导致的特性恶化。在逐次比较型ＡＤ变换电路中具备判定输入模拟电压与比较电压的大小的比较电路（ＣＭＰ）和生成与该比较电路的判定结果对应的电压作为所述比较电压输出的局域ＤＡ变换电路（ＤＡＣ），所述比较电路具备：１或２个以上的放大级（ＩＮＶ）、在各放大级的输入输出端子之间设置的开关元件、在各放大级与第一电源端子或第二电源端子之间连接的电阻值调整单元（ＲＴ１１～ＲＴ３２），所述电阻值调整单元在电源电压高时电阻值升高，在电源电压低时电阻值降低，解决了课题。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及逐次比较型AD变换电路中的比较器(电压比较电路)的噪音降低技术，特别是涉及在斩波型比较器以及具备它的AD变换电路中使用的恰当的技术。
技术介绍
在移动电话、PDA (个人数字助理)、数码照相机等便携电子设备中，为了控制设备内部的系统设置有微处理器，微处理器监视温度或电池的电压等来进行控制。因此，很多时候在设备中设置检测温度或电池的电压等的传感器，在微处理器中内置把来自这些传感器的模拟信号转换成数字信号的A/D变换电路。此外，希望在微处理器等中内置的A/D变换电路的电路规模小。作为这样的A/D 变换电路，例如已知使用图6所示的把CMOS逆变器用作放大器的所谓斩波型比较器的A/D 变换电路。在图6所示的斩波型比较器根据采样信号使设置在逆变器的输入输出端子之间的开关接通来使逆变器的输入输出短路，把逆变器的逻辑阈值电压作为基准在输入电容器采样输入模拟电压Vin。此时，因为把逆变器的输入电位固定为逻辑阈值电压，所以在逆变器中流过贯通电流，成为消耗增加的原因。因此，提出了一种A/D变换电路，在级联连接多个CMOS逆变器的斩波型比较器中， 使用在构成作为放大器的CMOS逆变器的P-MOS (P沟道M0SFET)以及N-MOS (N沟道M0SFET) 上串联连接了用于接通/关断控制用的晶体管(P-MOS，N-M0S)的时钟逆变器(clocked inverter)形式的逆变器，通过限制COMS逆变器作为比较器进行动作的期间，来实现消耗电力的降低(专利文献1)。此外，还提出了一种A/D变换电路，针对初级的CMOS逆变器使第二级、第三级的CMOS逆变器的采样开始定时延迟，来实现消耗电力的降低(专利文献2)。专利文献1 日本特开2000-040964号公报专利文献2 日本特开2005-086550号公报
技术实现思路
在具备斩波型比较器的A/D变换电路中，在比较动作时伴随局域DA变换电路的输出的变化，比较器的输出切换为高低，但是在该切换时在CMOS逆变器中产生电流变化，其有可能成为电源噪音使比较器的基准点摆动使变换精度降低。特别是由于在AD变换的最后方输入电压与比较电压的电位差变小，所以由于微小的电位的摆动，比较器的输出频繁地切换为高/低，容易产生噪音。此外，在电源电压较大变化的系统中，当把电流能力设计得较高以便在电源电压降低时上述的斩波型比较器也能够以希望的动作速度进行动作时，在电源电压高的期间在逆变器中流过的贯通电流增多，所以容易产生由于上述的噪音引起的变换精度降低的现象。另一方面，当把电流能力设计得较低时，以便在电源电压高时上述斩波型比较器以希望的动作速度进行动作时，在电源电压降低时电流能力不足，产生AD变换需要的时间大幅度增加特性恶化的问题。在上述专利文献1和专利文献2的专利技术中，存在以下的课题无法充分防止与比较器的输出的切换相伴的噪音引起的变换精度的降低，并且难以兼顾电源电压高时的比较器的电流能力和电源电压低时的比较器的电流能力。该专利技术的目的在于在斩波型的比较器(电压比较电路)中，在电源电压高时实现消耗电力降低以及低噪音化，并且在电源电压低时可以避免电流能力降低引起的特性的恶化，在用于A/D变换电路时，即使电源电压变化AD变换精度也不会降低。为了解决上述目的，该专利技术具备1个或2个以上的放大级、在各放大级的输入输出端子之间设置的开关元件、在各放大级和第一电源端子或第二电源端子之间连接的电阻值调整单元，在判定输入模拟电压和比较电压的大小的斩波型电压比较电路中，所述电阻值调整单元根据在所述第一电源端子施加的电源电压的电平进行设定，以便在电源电压高时电阻值变高，在电源电压低时电阻值变低，在第一期间在接通所述开关元件的状态下取入输入模拟电压，在第二期间关断所述开关元件，通过所述放大级对所述输入模拟电压与所述比较电压的电位差进行放大。根据以上结构，在放大级与第一电源端子或第二电源端子之间连接的电阻值调整单元的电阻值在电源电压高时变高，在电源电压低时变低，所以在电源电压高时可以抑制贯通电流，来降低消耗电力以及电源噪音，并且在电源电压低时因为电流增加，所以可以避免电流能力降低导致的特性的恶化。在此，在所述电阻值调整单元中具备可变电阻单元或者在并联状态下连接的多个开关元件，可以使用根据所述多个开关元件中的被置为接通状态的开关元件的数量来阶段性改变电阻值的电阻值调整单元。此外，所述放大级具备串联连接P沟道场效应晶体管和N沟道场效应晶体管的逆变器，所述电阻值调整单元具备在所述P沟道场效应晶体管和所述第一电源端子之间连接的第一电阻元件、在所述N沟道场效应晶体管和所述第二电源端子之间连接的第二电阻元件、分别与所述第一以及第二电阻元件并联状态连接的1个或2个以上的场效应晶体管， 当把所述P沟道场效应晶体管的转移电导设为gmp，把所述N沟道场效应晶体管的转移电导设为gmn时，把所述第一电阻元件的电阻值与所述第二电阻元件的电阻值的比设为(1/ gmp) (l/gmn)。由此，即使在P沟道场效应晶体管以及NP沟道场效应晶体管中流动的电流变化，对各个晶体管的源极电位产生影响，也能够使偏压点不振动。并且，希望具有检测在所述第一电源端子施加的电源电压的电平的电源电压检测电路，根据该电源电压检测电路的输出，来控制所述电阻值调整单元的电阻值。由此，能够根据电源电压的变动，自动地将电阻值调整单元的电阻值设定为最合适的电阻值。或者，所述比较电路具备寄存器，可以根据该寄存器的设定值来设定所述电阻值调整单元的电阻值。由此，可以不设置电源电压检测电路这样的复杂电阻地把电阻值调整单元的电阻值设定为最佳的电阻值。此外，在逐次比较型AD变换电路中，即使电源电压变化，AD变换精度也不会降低， 该逐次比较型AD变换电路具备具有上述那样的结构的斩波型电压比较电路和生成与该电压比较电路的判定结果相对应的电压，并作为所述比较电压输出的局域DA变换电路。根据本专利技术，在斩波型的比较器(电压比较电路)中，在电源电压高时能够实现消耗电力的降低和低噪音化，并且在电源电压低时能够避免电流能力降低导致的特性的恶化，在用于AD变换电路时，具有即使电源电压变化AD变换精度也不会降低的效果。附图说明图1是表示本专利技术的逐次比较型AD变换电路的一个实施方式的电路结构图。图2是表示实施方式的比较器的各放大级的第一实施例的电路图。图3是表示实施方式的比较器的各放大段的第二实施例的电路图。图4是表示图2的实施例的比较器的更具体的电路例子的电路图。图5表示图2的实施例的比较器的变形例的电路图。图6是表示使用了斩波型比较器的现有的逐次比较型AD变换电路的一例的电路结构图。图7A是实施方式的AD变换电路中的采样电路&局域DA变换电路的一个实施例的电路图，表示采样期间的状态。图7B是实施方式的AD变换电路中的采样电路&局域DA变换电路的一实施例的电路图，表示比较判定期间(保持期间)的状态。具体实施例方式以下根据附图说明本专利技术的优选的实施方式。图1表示本专利技术的逐次比较型AD变换电路的一个实施方式。图1所示的AD变换电路具备交互地对在模拟输入端子IN输入的模拟输入Vin和在基准电压端子施加的比较电压Vref进行采样的采样保持电路S/H和局域DA变换电路DAC、对通过所述采样保持电路 S本文档来自技高网...
【技术保护点】
１．一种斩波型电压比较电路，其具备１个或２个以上的放大级、在各放大级的输入输出端子之间设置的开关元件、以及在各放大级和第一电源端子或第二电源端子之间连接的电阻值调整单元，所述斩波型电压比较电路判定输入模拟电压和比较电压的大小，所述斩波型电压比较电路的特征在于，所述电阻值调整单元根据在所述第一电源端子施加的电源电压的电平进行设定，以便在电源电压高时电阻值变高，在电源电压低时电阻值变低，在第一期间在接通了所述开关元件的状态下取入输入模拟电压，在第二期间关断所述开关元件，通过所述放大级对所述输入模拟电压与所述比较电压的电位差进行放大。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：井上文裕，
申请(专利权)人：三美电机株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。