经虚拟化错误校正码ＮＡＮＤ制造技术

本发明专利技术揭示一种单个经虚拟化ＥＣＣ　ＮＡＮＤ控制器，其执行ＥＣＣ算法且管理ＮＡＮＤ快闪存储器堆栈。所述经虚拟化ＥＣＣ　ＮＡＮＤ控制器允许主机处理器将所述快闪存储器装置堆栈作为单个ＮＡＮＤ芯片来驱动，同时所述控制器将数据重新引导到所述堆栈中的选定ＮＡＮＤ存储器装置。

【技术实现步骤摘要】
【国外来华专利技术】经虚拟化错误校正码NAND
技术介绍
当今的通信装置继续变得更加复杂及多样以提供增加的功能性。这些装置支持需要较高容量存储器(明确地说通过多芯片封装设计提供)的多媒体。通信链路、总线、芯片到芯片互连件及存储媒体可在高等级的内在信号/存储故障的情况下操作。预期这些通信装置并入有错误检测及校正机制。ECC(错误校正码)已移入到存储器存储结构中但需要额外改进。附图说明关于本专利技术的标的物在本说明书的结论部分中明确地指出且清晰地主张。然而，结合阅读附图来参考以下详细说明可最佳理解本专利技术的组织及操作方法两者以及其目的、特征及优点。图1图解说明根据本专利技术的并入有经虚拟化ECCNAND控制器以执行ECC算法且管理主机处理器与NAND存储器堆栈之间的数据传送的无线架构；图2图解说明主机处理器/存储器接口，其中经虚拟化ECCNAND控制器提供执行ECC算法及管理到NAND存储器堆栈的数据传送两者的功能块；及图3展示经虚拟化ECCNAND控制器的进一步细节。应了解，为简洁及清晰图解说明起见，图中所图解说明的元件未必按比例绘制。例如，为清晰起见，可相对于其它元件夸大元件中的一些元件的尺寸。此外，在认为适当之处，重复参考编号来指示图中对应或类似的元件。具体实施方式在下文详细说明中阐明了大量特定细节以提供对本专利技术的充分理解。然而，所属领域的技术人员将了解在没有这些特定细节的情况下可实践本专利技术。在其它实例中，未详细描述众所周知的方法、程序、组件及电路，以使本专利技术不会被掩盖。图1中所图解说明的实施例展示通信装置10，根据本专利技术其可能包含具有服务多个NAND快闪装置的经虚拟化ECCNAND控制器的非易失性存储器。本专利技术不局限于无线通信实施例且其它非无线应用也可使用本专利技术。如此无线实施例中所展示，通信装置10包含一个或一个以上天线结构14以允许无线电与其它空中激活通信装置通信。如此，通信装置10可操作为蜂窝式装置或在例如以下无线网络中操作的装置：无线保真(Wi-Fi)、WiMax、移动WiMax、宽带码分多址(WCDMA)及全球移动通信系统(GSM)网络，但本专利技术并不局限于仅在这些网络中操作。并置于通信装置10的相同平台中的无线电子系统提供以不同频带在RF/位置空间中与网络中的其它装置通信的能力。所述实施例图解说明将天线结构14耦合到收发器12以容纳调制/解调。一般来说，模拟前端收发器12可以是独立射频(RF)离散或集成模拟电路，或收发器12可嵌入有具有一个或一个以上处理器核心16及18的主机中央处理单元(CPU)20。所述多个核心允许跨越所述核心分担处理工作负载且处置基带功能及应用功能。数据及指令可通过存储器接口28在CPU与存储器存储装置之间传送。系统存储器22可包含易失性存储器及非易失性存储器两者，例如NAND存储器结构24。请注意，所述易失性及非易失性存储器可单独封装，或另一选择是，在堆栈过程中加以组合。明确地说，可将多个NAND存储器结构置于多芯片封装(MCP)中以减小板上的占用面积。因此，系统存储器22的各种实施例展示可通过混合存储器装置与配置而以不同方式布置存储器装置来利用通信产品内的有限空间，且可使用各种封装选项来找出低功率与高可靠性的正确组合。在现有技术中，在NAND存储器内部执行ECC(错误校正码)算法仅限于提供仅可适合于所述单个存储器装置的错误检测及校正机制。更新固定主机平台来支持新NAND技术将在ECC需要、页大小、地址能力、新命令集合规范等方面付出昂贵成本。进一步限制，所述ECC算法为技术特有的。例如，单电平单元技术(SLC)与多电平单元技术(MLC)之间的改变将使使用中的ECC算法失效。另外，具有不同产品收缩等级的替换存储器将使得对现有ECC算法的修改成为必须。且内部并入有ECC的当前存储器装置基于快闪与ECC算法逻辑的组合裸片面积而强加成本惩罚。为克服这些缺点且根据本专利技术，图2中所图解说明的架构允许单个经虚拟化ECCNAND控制器26服务多个NAND存储器结构，即，“原始”存储器堆栈24。术语“原始”暗指NAND存储器装置不在内部实施ECC算法。主机CPU20将经虚拟化ECCNAND控制器26及原始NAND存储器结构作为单个存储器系统来驱动，而不管其内部的原始NAND存储器的数目如何。此外，与现有技术的堆栈式架构相比减小了功率消耗，因为此解决方案可一次选择一个NAND。经虚拟化ECCNAND控制器26包含与主机CPU20交换信号的协议接口30、用以实施ECC算法的ECC引擎32及管理存储器堆栈24的NAND接口34。经虚拟化ECCNAND控制器26充当从主机NAND接口到原始NAND记忆堆栈的桥接器，且给主机提供正确ECC算法以用于系统存储器中所提供的原始NAND。主机侧以其标准NAND接口、地址空间、命令集合、页大小、ECC等操作，且经虚拟化ECCNAND控制器26使主机侧适应被并入到存储器堆栈中的特定原始NAND。通过从NAND堆栈中的个别NAND存储器装置中去除ECC功能性且将所述功能性并入于ECCNAND控制器26中，可实现多种特征。在ECCNAND控制器26处于NAND存储器装置外部的情形下，主机侧实现准许主机将系统作为单个NAND芯片驱动的经虚拟化地址空间，即使存储系统中有多个NAND存储器装置。因此，主机CPU20自由地管理接口处的更多芯片。换句话说，在主机CPU20管理接口处的一个芯片的情况下，经虚拟化ECCNAND控制器26可管理堆栈式存储器中的NAND存储器装置。现有技术产品将ECC连同数据管理算法(例如，快闪翻译层(FTL)、损耗均衡、坏块管理等)一起实施到共用集成电路中。相反，图中所呈现的架构将ECC与数据管理算法分离。经虚拟化ECCNAND控制器26仅实施ECC算法且不实施任何其它数据管理算法。此允许主机CPU20在数据页、元数据面积方面维持对经虚拟化存储器的全面控制且允许经虚拟化ECCNAND控制器26提供较好的ECC引擎。在将经虚拟化ECCNAND控制器26用作从主机NAND接口到原始NAND存储器堆栈的桥接器中，主机平台可管理与原始NAND的页大小不同的页大小。此外，经虚拟化ECCNAND控制器26将主机平台与存储器堆栈隔离，从而允许主机CPU20使用原始NAND不支持的一些命令。在一个实施例中，主机CPU20可具有比经虚拟化ECCNAND中的物理存储器装置的命令集合大的命令集合，而在另一实施例中，与经虚拟化ECCNAND内部的命令集合相比，所述主机的命令集合可以是减小的命令集合。在任一实施例中，ECCNAND控制器26内的逻辑使主机CPU20的命令集合适应物理存储器装置的命令集合。所述主机平台可使用基本NAND命令集合且经虚拟化NAND控制器26可使用经扩展的新命令集合。图3展示允许主机CPU20经由协议规范中未改变的电连接介接到协议接口30，从而允许所述主机通信到具有大的无错误地址空间的单个存储器系统。换句话说，此架构允许主机CPU20作为标准NAND接口提供与存储器堆栈24的数据交换，从而保持虚拟命令集合及地址空间。同时且在不给主机平台添加内部逻辑的情况下，ECCNAND26提供ECC功能以通过校正原始NAND中的位错误来增加数据交换的总体可靠性。寻址是虚拟本文档来自技高网...

【技术保护点】
１．一种用以耦合到主机的存储系统，其包括：第一及第二ＮＡＮＤ存储器装置，其位于所述存储系统中；及控制器，其在所述第一及第二ＮＡＮＤ存储器装置外部，所述控制器给所述主机导出经虚拟化地址空间以允许所述主机将所述存储系统作为单个ＮＡＮＤ芯片来驱动，即使所述存储系统包含多个ＮＡＮＤ存储器装置。

【技术特征摘要】
【国外来华专利技术】1.一种用以耦合到主机的存储系统，所述存储系统包括：多个NAND存储器装置，所述多个NAND存储器装置不在内部实施错误校正码ECC算法；及控制器，其在所述多个NAND存储器装置外部，所述控制器用于给所述主机导出经虚拟化地址空间以允许所述主机将所述存储系统作为单个NAND存储器装置来驱动，即使所述存储系统包含多个NAND存储器装置，所述控制器进一步用于为所述多个NAND存储器装置中的每个NAND存储器装置提供ECC算法，其中所述控制器包括用于调适由所述主机发出的所述多个NAND存储器装置所不支持的命令的单个NAND接口。2.根据权利要求1所述的存储系统，其中所述控制器实施错误校正码(ECC)算法且不实施损耗均衡及坏块管理的数据管理算法。3.根据权利要求2所述的存储系统，其中所述控制器包含协议接口电路，所述协议接口电路具有缓冲器以减小因所述ECC算法的计算而引入的等待时间。4.根据权利要求3所述的存储系统，其中所述协议接口电路管理去往所述主机处理器的NAND就绪/忙信号以计及ECC算法等待时间。5.根据权利要求1所述的存储系统，其中所述控制器管理所述多个NAND存储器装置中的每一NAND存储器装置的页大小，该每一NAND存储器装置的页大小与所述主机的页大小不同。6.根据权利要求1所述的存储系统，其中所述控制器为非易失性存储器装置，其配置用于将从所述主机处理器接收的数据重新引导到所述多个NAND存储器装置中选定的一个或多个NAND存储器装置。7.一种用以与存储系统中的多个NAND存储器装置介接的控制器，所述控制器包括：协议接口电路，其用以与主机处理器交换信号；错误校正码ECC引擎，其用以实施ECC算法；及单个NAND接口，其用以管理所述多个NAND存储器装置，其中，不在所述多个NAND存储器内部实施ECC算法，所述单个NAND接口配置为仿真由所述主机处理器发出的所述多个NAND存储器所不支持的命令，所述单个NAND接口进一步配置用于提供功率以一次选择所述多个NAND存储器装置中的一个NAND存储器装置，以节约所述存储系统的整体功耗。8.根据权利要求7所述的控制器，其中所述控制器为从主机NAND接口到所述多个NAND存储器装置的桥接器，其用于给所述主机处理器选择ECC算法以用于所述存储系统中所提供的所述多个NAND存储器装置。9.根据权利要求7所述的控制器，其中所述控制器管理来自所述主机处理器的与所述多个NAND存储器装置的页大小不同的页大小。10.根据权利要求7所述的控制器，其中所述单个NAND接口去除归因于可用地址输入循环的对所述多个NAND存储器装置中的每...

【专利技术属性】
技术研发人员：费代里科·蒂齐亚尼，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US