一种允许使用在辐射环境中实现至少一个逻辑函数的可编程元件（１０５）的设备，其特征在于包括：通过使用在至少一个保存由至少一个所述逻辑函数使用的数据的备份的参考存储空间中保存的数据，在保存确实用于实现设备的每一个所述逻辑函数的数据的工作存储空间中探测错误的装置（１３０），阻塞所述元件的至少一个逻辑函数的至少一个输出的装置（１３０，１３５，１２０），在该输出上，由所述逻辑函数使用的数据中的错误被所述探测装置探测出，和校正在所述工作空间中探测出的每一个错误的装置（１３０，１４０）。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种允许在自然辐射环境中使用可编程元件的设备。本专利技术尤其被应 用于FPGA (现场可编程门阵列)类型的元件。
技术介绍
本辐射源与太阳银河系辐射有关。辐射流根据海拔高度和纬度，受例如构成障碍 和过滤器的磁层、大气层和范艾伦辐射环的作用而改变。该辐射在空间中和高海拔高度上 主要包含重离子和质子，并且在大气层中，中子占主导。在海洋中，中子流大约比海拔10千米处的少300倍。然而，即便在地表上，有关该 辐射的问题，被称为“SEE”(Single Event Effet单粒子效应的缩写)，出于组成元件日益 融合的原因，在几个系统中已被验证。这一问题很可能在即将到来的几年中变成一个挑战。与辐射有关的单粒子效应对应于由单粒子通过而触发的现象。在这些效应中，将 已知的瞬变缺陷或软错误区别命名为，“SEU”(Single Event Upset单粒子翻转的缩写)， 它在于在不改变电子元件的情况下，在高能量粒子作用下，该电子元件提供的信息被非期 望地改变。与重离子相比，中子不直接释放它们的能量。它们需要与硅发生作用以生成二级 离子。所有离子在硅中释放电荷并在该电子元件中产生一个SEE。要求机载计算机所具有的计算集成化和强大能力，强迫要求复杂元件如FPGA、 CPLD(复杂可编程门器件的缩写)和ASIC(专用集成电路的缩写)的使用。FPGA在电子学中应用非常广泛，因为它提供一个非常有利的资源/成本比例。 FPGA技术根据以下三种类型被分类一反熔丝，一闪存(flash)，和一基于RAM(随机存取存储器的缩写)。当前，为了缓解自然辐射环境中被称为SEU(单粒子翻转事件的缩写)的宇宙中子 影响的问题，提到的前两项技术经常被使用，由于其容错性。为了预防自然辐射在电子技术中的影响，其中一种解决方案是使用反熔丝或闪存 技术的FPGA元件。这些元件，得益于它们的技术和光电元件光刻，它们对“位翻转”具有非 常强的鲁棒性，并且，其结果是不需要任何保护。然而它们的缺陷包括一如反熔丝的某些技术不允许元件重编程；然而，随情况进展，有必要开焊和更换 元件；一没有几个供应商因此差异管理存在困难；一由于技术原因，其性能表现，尤其是频率方面，是有限的；一由于技术原因，所推荐的矩阵是有限的；一工具缺乏新意，因为它们拥有较少的用户因此拥有较少的校正器(调试器)。4基于RAM类型的FPGA，由于它的技术，非常高效，提供大量逻辑矩阵和(根据要 求)现场重编程。为此，它显著用于工业中。然而，它具有对“位翻转”，换而言之二进制单 元或位数值变化，非常敏感这一缺陷，这目前使得它在辐射环境中的使用变得困难。文件US 7 036 059描述一个配备冗余逻辑函数和在这些逻辑函数之一中探测错 误的装置的可编程元件。然而，逻辑函数冗余造成可编程元件的复杂性和高成本。
技术实现思路
本专利技术旨在消除这些缺陷。为此，根据第一方面，本专利技术旨在一种允许在辐射环境中使用可编程元件的设备， 包括一探测所述可编程元件中由于辐射造成的错误的装置，一在探测错误时阻塞所述元件的至少一个输出的装置以及一校正所述错误的装置。得益于这种设备，可获得能够使用基于RAM类型的FPGA元件的容错(Fau 11 Tolerant)架构。事实上，上面简要叙述的装置，允许探测可编程元件上的危害的影响，并且 在有危害的情况下，允许在错误被校正期间，禁止将信息散发到该元件外部。本专利技术可尤其应用在如航空、空间、核能、汽车、医药或铁道系统等关键电子系统 中。根据特定特征，本专利技术目的的设备，如上简述，包括对保存在所述元件中的数据进 行双重存储的装置。因此，在使用一个存储器来保护数据的情况下，通过在存储器中双重保 护数据，能够迅速恢复稳定的运行状态。根据特定特征，错误探测装置比较至少两个数据存储。因此，该错误探测装置包含 再次读取元件存储器内容并且与参考内容进行比较的装置。这个再次读取以及这一比较已 知为“回读(Readback) ”。根据特定特征，阻塞装置适于阻塞所述元件实现的逻辑函数的数字输出。事实上， 这些是在这些输出上发射的、在元件上位翻转的情况下可能会被干扰的信号。 根据特定特征，错误探测装置包含冗余数据验证装置。根据特定特征，错误校正装置使用冗余数据。这些冗余数据允许校验每一数据块中可编程元件保存的数据的完整性。每一个数 据块都被关联有一个被称为“校验码”，例如CRC码(Cyclic Redundancy Check循环冗余码 校验的缩写)的校验模块。根据特定特征，错误校正装置适于执行元件的完全重新配置。注意到，FPGA的完 全重新配置可利用其参考矩阵被执行。这是为了校正探测出的错误并且初始化元件。FPGA 的输出数据则仅在对应于探测延时(d6lai)和系统重启延时的一段期间内还保持错误。根据特定特征，错误校正装置适于执行元件的部分重新配置。这个部分重新配置 对应于已经探测出错误的矩阵的局部校正。这一重新配置不要求初始化系统。在校正之后， FPGA恢复正常运行。根据特定特征，阻塞装置包含在缓冲存储器中保存由该元件和/或连接在该元件 与该缓冲存储器之间的几个元件生成的数据的装置。在这个缓冲存储器中的保存已知名为“缓冲(Bufferisation)，，。根据特定特征，保存装置拥有大于或等于错误探测装置探测错误最大延时的等待 时间。因此，没有任何错误数据从该设备输出。根据特定特征，本专利技术目的的设备，如上简述，包含错误连续性探测装置，以及元 件存储区域的去活(c^sactivation)装置，它适于在这种探测出错误连续性的情况下，禁 止使用包含连续错误的存储区域。因此禁止一部分无法修复、损坏的存储器的使用。根据特定特征，本专利技术目的的设备，如上简述，包含错误连续性探测装置和在探测 到错误连续性的情况下的错误探测装置去活装置。因此避免安装了该元件的系统的阻塞。根据特定特征，本专利技术目的的设备，如上简述，包含诊断装置，它适于计数由错误 探测装置探测出的错误。这样一种诊断装置已知被称为“BITE”。根据第二方面，本专利技术针对一种允许在辐射环境中使用可编程元件的方法，它包 含一在所述可编程元件中探测由于辐射造成的错误的步骤，一在错误探测时阻塞至少一个所述元件输出的步骤，以及一校正所述错误的步骤。根据第三方面，本专利技术针对一种允许在辐射环境中使用实现了至少一个逻辑函数 的可编程元件的设备，它包括-通过使用在至少一个保存由至少一个所述逻辑函数使用的数据的备份的参考存 储空间中保存的数据，在保存确实用于实现设备的每一个所述逻辑函数的数据的工作存储 空间中探测错误的装置，-阻塞所述元件的至少一个逻辑函数的至少一个输出的装置，在该输出上，由所述 逻辑函数使用的数据中的错误被所述探测装置探测出，和-校正在所述工作空间中探测出的每一个错误的装置。根据特定特征，该阻塞装置包含在缓冲存储器中保存由该元件和/或由连接在该 元件和缓冲存储器之间元件生成的数据的装置。根据特定特征，该保存装置拥有一段大于或等于错误探测装置探测错误最大延时 的等待时间。根据特定特征，本专利技术目的的设备，如上简述，包含错误连续性探测装置和适于在 这样探测出错误连续性的情况下，禁止使用包含连续错误的存储区域的元件存储区域去活直ο根据特定特征，本专利技术目的的设备，如上本文档来自技高网...
【技术保护点】
一种允许在辐射环境中使用实现至少一个逻辑函数的可编程元件（１０５）的设备，其特征在于包括： 通过使用在至少一个保存由至少一个所述逻辑函数使用的数据的备份的参考存储空间中保存的数据，在保存确实用于实现设备的每一个所述逻辑函数的数据的工作存储空间中探测错误的探测装置（１３０）， 阻塞所述元件的至少一个逻辑函数的至少一个输出（１２５）的阻塞装置（１３０，１３５，１２０），在该输出上，由所述逻辑函数使用的数据中的错误被所述探测装置探测出，和 校正在所述工作空间中探测出的每一个错误的装置（１３０，１４０）。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：B·格里蒙邦特，
申请(专利权)人：空中客车运营公司，
类型：发明
国别省市：FR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。