用于管理错误区域的存储器装置及方法制造方法及图纸

本发明专利技术描述包含存储器裸片堆叠及逻辑裸片的存储器装置及方法。所描述的方法及装置包含实现重新分割所述存储器裸片堆叠及将新的分区存储于存储器映射中的那些方法及装置。以选定配置进行重新分割允许移除存储器的若干部分使其不再使用而不影响所述存储器装置的其余部分。还揭示额外装置、系统及方法。

【技术实现步骤摘要】
【国外来华专利技术】
本文中所描述的各种实施例涉及与半导体存储器相关联的设备、系统及方法。
技术介绍
微处理器技术已以比半导体存储器技术的速率快的速率演变。因此，现代主机处理器与半导体存储器子系统之间通常存在性能的不匹配，所述处理器配接到所述半导体存储器子系统以接收指令及数据。举例来说，据估计，一些高端服务器闲置四分之三时钟来等待对存储器请求的响应。另外，随着处理器核心及线程的数目继续增加，软件应用程序及操作系统技术的演变已增加了对较高密度存储器子系统的需求。然而，当前技术的存储器子系统通常表示性能与密度之间的折衷。较高带宽可限制在不超过联合电子装置工程委员会(JEDEC)电气规范的情况下可连接于系统中的存储器卡或存储器模块的数目。已提出对JEDEC接口标准(例如，双倍数据速率(DDR)同步动态随机存取存储器 (SDRAM))的扩展，但关于未来所预期存储器带宽及密度通常可发现其不足。缺点包含缺少存储器功率优化及主机处理器与存储器子系统之间的接口的唯一性。随着处理器及/或存储器技术的改变，后一缺点可导致对重新设计所述接口的需要。附图说明图1展示根据本专利技术的实施例的存储器系统的框图。图2展示根据本专利技术的实施例的具有逻辑裸片的堆叠式裸片3D存储器的剖切概念图。图3展示根据本专利技术的实施例的存储器库控制器及相关联模块的框图。图4展示根据本专利技术的实施例的操作存储器装置的方法的流程图。图5展示根据本专利技术的实施例的制作存储器装置的方法的流程图。图6展示根据本专利技术的实施例的信息处置系统的框图。具体实施例方式在本专利技术的以下详细说明中，参考形成本专利技术的一部分且其中以图解说明方式展示其中可实践本专利技术的特定实施例的附图。充分详细地描述这些实施例旨在使所属领域的技术人员能够实践本专利技术。可利用其它实施例且可做出结构、逻辑及电改变。图1包含根据本专利技术的各种实例性实施例的存储器装置100的框图。存储器装置 100操作以在一个或一个以上始发装置及/或目的地装置(例如，一个或一个以上处理器)4与堆叠式阵列存储器“库” 110集合之间大致同时传送多个传出及/或传入命令流、地址流及/或数据流。可产生增加的存储器系统密度、带宽、平行性及可缩放性。多裸片存储器阵列实施例聚合在先前设计中通常位于每一个别存储器阵列裸片上的控制逻辑。在本专利技术中称为存储器库的堆叠式裸片群组的子区段展示为图1中的实例性库Iio且展示为图2中的实例性库230。在所图解说明的实例中所展示的存储器库共享共用控制逻辑。存储器库架构战略性地分割存储器控制逻辑以增加能量效率同时提供已通电存储器组的较细粒度。所展示的实施例还实现标准化的主机处理器到存储器系统接口。 随着存储器技术演变，所述标准化接口可减少重新设计循环次数。图2是根据各种实例性实施例与逻辑裸片202堆叠在一起以形成存储器装置100 的堆叠式裸片3D存储器阵列200的剖切概念图。存储器装置100并入有产生堆叠式裸片 3D存储器阵列200的一个或一个以上存储器阵列203堆叠。将多个存储器阵列(例如，存储器阵列203)制作到多个裸片中的每一者(例如，裸片204)上。接着堆叠所述存储器阵列裸片以形成堆叠式裸片3D存储器阵列200。将所述堆叠中的每一裸片划分成多个“瓦片”(例如，与堆叠式裸片204相关联的瓦片205A、205B及205C)。每一瓦片(例如，瓦片205C)可包含一个或一个以上存储器阵列 203。存储器阵列203并不限于任一特定存储器技术且可包含动态随机存取存储器(DRAM)、 静态随机存取存储器(SRAM)、快闪存储器等。堆叠式存储器阵列瓦片集合208可包含来自所述堆叠式裸片中的每一者的单个瓦片(例如，瓦片212B、212C及212D，其中基底瓦片在图1中被隐藏而看不到)。电力、地址及/或数据以及类似共用信号可沿“Z”维度220在传导路径(例如，传导路径224)(例如，“穿晶片互连件”(TWI))上横越堆叠式瓦片集合208。注意，TWI未必需要完全穿过特定晶片或裸片。将一种配置中的堆叠式裸片3D存储器阵列200分割成存储器“库”(例如，存储器库230)集合。每一存储器库包含一堆叠式瓦片集合(例如，瓦片集合208)、来自多个堆叠式裸片中的每一者的一个瓦片连同用以电互连瓦片集合208的TWI集合。所述库中的每一瓦片包含一个或一个以上存储器阵列(例如，存储器阵列对0)。虽然描述分割成个别库 230，但也可以若干种其它方式分割3D存储器阵列200。其它实例性分割包含按裸片、瓦片等分割。在图1中于存储器装置100内的背景下图解说明存储器库集合102(所述存储器库类似于来自图2的存储器库230)。存储器装置100还包含多个存储器库控制器 (MVC) 104(例如，MVC 106)。每一 MVC以一对一关系通信地耦合到对应存储器库(例如，集合102的存储器库110)。因此，每一 MVC能够独立于其它MVC与其相应存储器库之间的通信而与对应存储器库通信。存储器装置100还包含多个可配置串行化通信链路接口(SCLI) 112。SCLI 112被划分成SCLI传出群组113及SCLI传入群组115，其中“传出”及“传入”方向是从处理器 114的角度界定的。多个SCLI 112中的每一 SCLI能够与其它SCLI同时操作。SCLI 112 共同将多个MVC 104通信地耦合到一个或一个以上主机处理器114。存储器装置100呈现到主机处理器114的多链路高吞吐量接口。存储器装置100还可包含开关116。在一些实施例中，开关116可包括矩阵开关，其还可称为交叉连接开关。开关116通信地耦合到多个SCLI 112且耦合到多个MVC 104。 开关116能够将每一 SCLI交叉连接到选定MVC。因此，主机处理器114可跨越多个SCLI 112以大致同时的方式存取多个存储器库102。此架构可为现代处理器技术(包含多核技术)提供高处理器到存储器带宽。存储器装置100还可包含耦合到开关116的存储器组构控制寄存器117。存储器组构控制寄存器117接受来自配置源的存储器组构配置参数且配置存储器装置100的一个或一个以上组件以根据可选择模式操作。举例来说，开关116及多个存储器库102以及多个MVC 104中的每一者通常可经配置以响应于单独存储器请求而独立于彼此地操作。此配置可由于SCLI 112与存储器库102之间的平行性而增强存储器系统带宽。或者，存储器装置100可经由存储器组构控制寄存器117重新配置以致使多个存储器库102中的两者或两者以上的子集及对应MVC子集响应于单个请求而同步操作。后一配置可用于存取比与单个库相关联的数据字的宽度宽的数据字。此字在本文中称为宽数据字。此技术可降低等待时间。可通过将选定位型式加载到存储器组构控制寄存器117中来实现其它配置。在一个实例中，传出SCLI 113可包含多个传出差分对串行路径(DPSP) 128。DPSP 1 通信地耦合到主机处理器114且可共同地输送传出包。传出SCLI 113还可包含耦合到多个传出DPSP 1 的解串行化器130。传出SCLI还可包含通信地耦合到解串行化器130 的多路分用器138。在一个实施例中，DSPS、解串行化器及多路分用器的配置促进数据包或子包的有效传送。类似于传出SLCI，本文档来自技高网...

【技术保护点】
１．一种存储器装置，其包括：存储器裸片堆叠；及至少一个逻辑裸片，其附接到所述存储器裸片堆叠的一侧，所述逻辑裸片包含存储器映射逻辑以重新分割所述存储器裸片堆叠。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：乔·M·杰德罗，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US