本发明专利技术涉及一种方形扁平无引脚（ｑｕａｄ ｆｌａｔ ｎｏ－ｌｅａｄ，以下简称ＱＦＮ）封装芯片（５００）的预上锡方法。在多列ＱＦＮ封装芯片（５００）的至少一焊垫上使用锡膏。加热多列ＱＦＮ封装芯片（５００），在多列ＱＦＮ封装芯片（５００）固定在基板之前，使得多列ＱＦＮ封装芯片（５００）的至少一焊垫的锡膏变成固态锡（５１０）。
【技术实现步骤摘要】
【国外来华专利技术】
本 专利技术有关于一种多列方形扁平无引脚(quad flat no-lead,以下简称QFN)封装芯片的返修(rework)方法，特别有关于多列QFN封装芯片的预上锡方法。
技术介绍
方形扁平式封装(quad flat package,以下简称QFP)根据其中引脚架 (Ieadframe)的引脚形状可以分成不同类型，例如，I类型(QFI)封装，J类型(QFJ)封装以及无引脚类型(QFN)封装。由于QFN封装结构具有相对较短的信号路径以及更快的信号传输速度，其已成为适用于高频(例如，射频频宽)传输芯片封装的一种普遍的封装结构选择。近年来，多列QFN封装技术被提供作为具有增强的热/电能效的多列以及密间距 (pitch)的封装。而且，多列QFN封装也是一种有成本效益的封装解决方案，因为，其不需要封装基板，且适合更简单的封装过程。图1为多列QFN封装结构100的示意图。多列QFN 封装结构100包含引脚架110，晶圆120，封胶130，多条电线140以及多个焊垫150。晶圆 120位于引脚架110的中间部分。且，晶圆120通过电线140电性连接至焊垫150。由于多列QFN封装具有多列焊垫，于是很难将多列QFN芯片重新固定回PCB或是为了返修将其他多列QFN芯片固定至PCB。图2为多列QFN封装芯片200在返修过程中将要焊在PCB上的示意图，其中多列QFN封装芯片200的每个焊垫150以及引脚架110在将多列QFN封装芯片200固定在PCB上之前印刷锡膏210。在返修过程中，多列QFN封装芯片 200必须准确的放置于PCB上，S卩，多列QFN封装芯片200需要较高的放置精确度。相反，因为锡膏210的形状是可变的，粗糙的放置精度或震动多列QFN封装芯片200将导致各种瑕疵，例如，接脚短路，少锡，偏移等等，限制返修产量。因此，需要一种用于多列QFN封装芯片的提高返修方法。
技术实现思路
提供用于多列QFN封装芯片的预上锡方法以及返修方法。本专利技术一实施例提供一种用于多列QFN封装芯片的预上锡方法，在多列方形扁平无引脚封装芯片的至少一焊垫上使用锡膏；以及对多列方形扁平无引脚封装芯片进行加热，使得多列方形扁平无引脚封装芯片在固定至基板之前，多列方形扁平无引脚封装芯片的至少一焊垫上的锡膏成为固态锡。此外，本专利技术一实施例提供一种用于将多列QFN封装芯片固定在基板上的返修方法，包含通过在多列方形扁平无引脚封装芯片的至少一焊垫上使用锡膏来准备预上锡的多列方形扁平无引脚封装芯片，多列方形扁平无引脚封装芯片将要被固定于基板上，加热多列方形扁平无引脚封装芯片上的锡膏使锡膏与焊垫焊接并形成固态锡；将预上锡的多列方形扁平无引脚封装芯片放置于基板上，通过预上锡的多列方形扁平无引脚封装芯片的固态锡使得预上锡的多列方形扁平无引脚封装芯片的至少一焊垫与基板的至少一焊垫接触；以及加热所放置的预上锡的多列方形扁平无引脚封装芯片，以将预上锡的多列方形扁平无引脚封装芯片固定于基板上。下文将结合附图详细 描述实施例。附图说明通过结合附图来阅读下文详细的描述以及示例，可以更加完整地了解本专利技术，其中图1为多列QFN封装结构的示意图。图2为多列QFN封装芯片在返修过程中将要焊在PCB上的示意图。图3为根据本专利技术实施例之一或多个多列QFN封装芯片的预上锡方法。图4A为根据本专利技术实施例的载具的示意图。图4B为对应于多列QFN封装芯片的钢网的部分示意图。图5为根据本专利技术预上锡方法的预上锡后的多列QFN封装芯片的示意图。图6为根据本专利技术实施例的多列QFN封装芯片的预上锡方法。图7为根据本专利技术实施例的将多列QFN封装芯片固定在基板上的返修方法。具体实施例方式下文的描述为实施本专利技术的最佳实施模式。此描述是出于阐述本专利技术通用原则的目的，并非用于限制本专利技术。本专利技术的范围是由权利要求所确定。图3为根据本专利技术实施例之一或多个多列QFN封装芯片的预上锡方法。首先，作为可选择的步骤，在步骤S302中，芯片可以在预定的温度(例如100-150°C之间的任何温度)下放置一预定时间段(例如1-8小时之间的任何时间段)用以对芯片进行去湿。去湿是将芯片的湿气除掉。接下来，作为可选择的步骤，在步骤S304中，可以将芯片清洗干净以除去残留物，例如，残留的锡及/或芯片至少一个焊垫上的助焊剂(flux)。接下来，在步骤 S306中，将芯片放置于载具上，然后在步骤S308中，则可以使用锡膏，例如印刷，通过印刷机透过钢网在芯片的至少一焊垫上印刷锡膏。请参考图4A以及图4B，图4A为根据本专利技术实施例的载具400的示意图，图4B为对应于多列QFN封装芯片的钢网的部分示意图。在图 4B中，使用钢网410对芯片进行印刷锡膏，其中多个开口 420用于将锡膏使用至芯片的焊垫，且开口 430用于将锡膏使用至晶圆垫，例如芯片暴露的垫(e-pad)。请再次参考图3，在步骤S310中，在给芯片上完锡膏之后，例如印刷，芯片或是载具可以预定温度在回焊炉里加热。加热芯片以使芯片上的锡膏融化。然后，再将锡冷却并形成固态的锡，即，锡膏转变成为固态。固态的锡可以是球形的。接下来，可以选择的，步骤 S312，执行质量检测，包含检查是否有锡短路/焊垫短路发生。这样一来，就可以得到预上锡后的多列QFN封装芯片，且预上锡后的多列QFN封装芯片可以固定在基板上的焊垫，例如 PCB，以修理/返修PCB。图5为根据本专利技术预上锡方法的预上锡后的多列QFN封装芯片500的示意图，其将被固定于基板上，例如PCB。与图2中的多列QFN封装芯片相比，预上锡后的多列QFN封装芯片500的固态锡510是固体状态；这样一来，当固态锡510被触碰或是预上锡后的多列QFN封装芯片500移动时，固态锡510的形状不会改变。所以，即使当粗糙的放置精度或是震动发生时，在将预上锡后的多列QFN封装芯片500固定在基板上的情况下，返修结果不会受到影响。例如，PCB，以修理/返修PCB。此外，可以根据预上锡后的多列QFN封装芯片 500的引脚架110的表面张力形成不同形状的固态锡520。图6为根据本专利技术实施例的多列QFN封装芯片的预上锡方法。首先，可以选择的， 在步骤S602中，芯片可以在预定的温度(例如100-150°C之间的任何温度)下放置一预定时间段(例如1-8小时之间的任何时间段)用以对芯片进行去湿。接下来，可以选择的，在步骤S604中，可以将芯片清洗干净以除去残留物，例如，残留的锡及/或芯片至少一个焊垫上的助焊剂。接下来，步骤S606，将芯片放置于JIG载具上，步骤S608，然后则可以使用锡膏，例如印刷，通过使用钢网覆盖芯片在芯片的至少一焊垫上印刷锡膏。步骤S610，在给芯片上完锡膏之后，例如印刷，芯片可以从JIG载具上移除，并由热风枪烘烤。烘烤芯片使得芯片至少一焊垫的锡膏融化。然后，再将锡冷却并形成固态的锡，即，锡膏转变成为固态，如图5所示。固态的锡可以是球形的。接下来，可以选择的，步骤S612，执行质量检测，包含检查是否有锡短路/焊垫短路发生。这样一来，就可以得到预上锡后的多列QFN封装芯片，且预上锡后的多列QFN封装芯片可以固定在基板(例如PCB)上的焊垫，以修理/返修PCB。 在此实施例中，无需印刷机以及回焊炉。图7为根据本专利技术实施例的将多列QFN封装芯片固本文档来自技高网...
【技术保护点】
１．一种用于多列方形扁平无引脚封装芯片的预上锡方法，包含：在多列方形扁平无引脚封装芯片的至少一焊垫上使用锡膏；以及对所述多列方形扁平无引脚封装芯片进行加热，使得在所述多列方形扁平无引脚封装芯片固定至基板之前，所述多列方形扁平无引脚封装芯片的所述至少一焊垫上的锡膏成为固态锡。
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：钟鑫，
申请(专利权)人：联发软件设计深圳有限公司，
类型：发明
国别省市：94
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。