一种数字集成电路功能测试仪制造技术

本发明专利技术公开了一种数字集成电路的功能测试仪，在时序控制模块的控制下，功能测试的读测试矢量、格式化编码、测试结果的采集与比较以及写结果矢量四个阶段实现了并行工作。由于在读取测试矢量环节只需要关心测试矢量存储器的读取时间，在格式化编码环节只需要关心测试矢量的建立和保持时间，在测试结果的采集和比较环节只需要关心输出延迟时间和建立时间的差，保证能采回输出，在写结果存储器环节只需要关心写结果存储器的时间。这样，相比于传统方法的最小测试周期需要大于四个环节分别要求的时间之和，本发明专利技术可实现的最小测试周期只要大于四个时间中最大的即可，于是在测试同一种数字集成电路的情况下，本发明专利技术相对于传统的方法可以很大程度上提高测试速度。

【技术实现步骤摘要】

本专利技术属于测试
，更为具体地讲，涉及一种数字集成电路功能测试仪。
技术介绍
当今集成电路产业飞速发展，集成电路种类越来越多，而数字集成电路在其中占据了很大的份额。数字集成电路功能繁多，管脚数各异，速度千差万别。数字集成电路产业的发展为我们追求的数字化生活奠定了坚实的基础，大量的芯片被生产出来，由于芯片在设计制造封装使用过程中都有可能出现故障，因而要对其进行测试。数字集成电路测试包含功能测试、直流参数测试和交流参数测试。在三种测试中功能测试是基础，另外两种测试都是建立在功能测试之上的。测试速度是功能测试仪最重要的指标之一。图1是传统的数字集成电路测试仪的原理框图。如图1所示，传统的数字集成电路测试仪包含测试矢量存储器、读测试矢量模块、格式化编码模块、输入电平转换模块、程控电源模块、输出电平转换模块，采集测试结果与判断模块、写结果矢量模块以及结果存储器。传统的数字集成电路功能测试仪采用了串行的工作方式，测试仪首先读取存储在矢量存储器里面的测试矢量，接着对测试矢量进行格式化编码，之后在输入电平转换模块中对被测数字集成电路进行激励，然后通过输出电平转换模块中采集被测数字集成电路的激励响应并与期望结果进行比较，最后将测试结果写入结果存储器。图2是图1所示的数字集成电路测试仪的功能测试时序图。如图2所示，一条测试矢量的功能测试包含读测试矢量、格式化编码、采集测试结果以及写测试结果四个工作环节，每个环节都是建立在前面的环节基础上的，只有当前面的所有环节都执行完成，后面的环节才可以执行。在其整个工作过程中，所有的环节都是在一个测试周期内完成的，测试效率较低，无法满足需求。传统的数字集成电路功能测试仪功能测试速度不高，就在于在一个测试周期内要实现四个环节，要在一个测试周期内同时满足测试矢量的读取时间、被测试器件的建立时间和返回时间、输出延迟和写结果存储器的时间，这样能实现的最小测试周期必须大于这四个时间之和，因而限制了测试速度的提高。近二十年来数字集成电路的工作速度年均增长30%，而测试仪的速度却增长缓慢，测试仪的速度已经越来越跟不上数字集成电路的速度。在假设传统功能测试仪四个环节的时间都是被测数字集成电路的工作周期的情况下，功能测试要达到被测试集成电路的速度，需要其可以提供4倍于被测数字集成电路速度，即使研制出如此高速的功能测试仪， 其成本也是非常昂贵的。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种测试速度高的数字集成电路功能测试仪。为实现上述目的，本专利技术的数字集成电路功能测试仪包括矢量存储器、读测试矢量模块、格式化编码模块、输入电平转换模块、程控电源模块、输出电平转换模块、采集与比较模块、写结果矢量模块以及结果存储器，程控电源模块为输入电平转换模块、输出电平转换模块提供电平转换所需的高低电平电压，其特征在于，还包括一时序控制模块、地址总线产生模块；在时序控制模块的控制下，在第一个测试周期，地址总线产生模块地址指针指向第一条测试矢量的地址，地址总线产生模块输出第一条测试矢量的地址给矢量存储器，读测试矢量模块从矢量存储器中读取第一条测试矢量及其对应的测试期望结果，然后经过第一个测试周期后，第一条测试矢量已经被稳定地被读取，对应的测试期望结果送入时序控制模块暂存；在第二个测试周期，格式化编码模块对读取的第一条测试矢量设置合适的时钟建立点和返回点，进行合适的格式化编码，并输出给输入电平转换模块进行电平转换，接着将格式化编码后的第一条测试矢量施加到被测数字集成电路的输入管脚，经过第二个测试周期后，被测数字集成电路稳定输出；同时，地址总线产生模块地址指针加1，指向下一条测试矢量的地址，地址总线产生模块输出第二条测试矢量的地址给矢量存储器，读测试矢量模块从矢量存储器中读取第二条测试矢量及其对应的测试期望结果，然后经过第二个测试周期后，第二条测试矢量已经被稳定地被读取，对应的测试期望结果送入时序控制模块暂存；在第三个测试周期，被测数字集成电路的输出经输出电平转换模块进行电平转换后，由采集与比较模块采回，并作为第一条测试矢量的测试结果与时序控制模块中暂存的第一条测试矢量对应的测试期望结果进行比较；同时，格式化编码模块对读取的第二条测试矢量设置合适的时钟建立点和返回点，进行合适的格式化编码，并输出给输入电平转换模块进行电平转换，接着将格式化编码后的第二条测试矢量施加到被测数字集成电路的输入管脚，经过第三个测试周期后，被测数字集成电路稳定输出；同时，地址总线产生模块地址指针加1，指向下一条测试矢量的地址，地址总线产生模块输出第三条测试矢量的地址给矢量存储器，读测试矢量模块从矢量存储器中读取第三条测试矢量及其对应的测试期望结果，然后经过第三个测试周期后，第三条测试矢量已经被稳定地被读取，对应的测试期望结果送入时序控制模块暂存；在第四个测试周期，写结果矢量模块将第一条测试矢量的测试结果及与其测试期望结果的比较结果存入结果存储器中；同时，被测数字集成电路的输出经输出电平转换模块进行电平转换后，由采集与比较模块采回，并作为第二条测试矢量的测试结果与时序控制模块期暂存的第二条测试矢量对应的测试期望结果进行比较；同时，格式化编码模块对读取的第三条测试矢量设置合适的时钟建立点和返回点，进行合适的格式化编码，并输出给输入电平转换模块进行电平转换，接着将格式化编码后的第三条测试矢量施加到被测数字集成电路的输入管脚，经过第四个测试周期后，被测数字集成电路稳定输出；同时，地址总线产生模块地址指针加1，指向下一条测试矢量的地址，地址总线产生模块输出第四条测试矢量的地址给矢量存储器，读测试矢量模块从矢量存储器中读取第四条测试矢量及其对应的测试期望结果，然后经过第四个测试周期后，第四条测试矢量已经被稳定地被读取，对6应的测试期望结果送入时序控制模块暂存。至此，后面的每一个测试周期，对依次读取下一条测试矢量及其对应的测试期望结果，对读取的测试矢量进行格式编码和电平转换并施加到被测数字集成电路的输入管脚，对上一条测试矢量的测试结果采回和比较，对上上一条测试矢量的测试结果及与其测试期望结果的比较结果存入结果存储器，从而完成数字集成电路的功能测试。本专利技术的专利技术目的是这样实现的在本专利技术中，数字集成电路的功能测试在时序控制模块的控制下，功能测试的读测试矢量、格式化编码、测试结果的采集与比较以及写结果矢量四个阶段实现了并行工作。 由于在读取测试矢量环节只需要关心测试矢量存储器的读取时间，在格式化编码环节只需要关心测试矢量的建立和保持时间，在测试结果的采集和比较环节只需要关心输出延迟时间和建立时间的差，保证能采回输出，在写结果存储器环节只需要关心写结果存储器的时间。这样，相比于传统方法的最小测试周期需要大于四个环节分别要求的时间之和，本专利技术可实现的最小测试周期只要大于四个时间中最大的即可，于是在测试同一种数字集成电路的情况下，本专利技术相对于传统的方法可以很大程度上提高测试速度。附图说明图1是传统的数字集成电路测试仪的原理框图；图2是图1所示的数字集成电路测试仪的功能测试时序图；图3是本专利技术数字集成电路测试仪一具体实施方式的原理框图；图4是图3所示的数字集成电路测试仪的功能测试流水化作业模式图；图5是图3所示的数字集成电路测试仪的功能测试时序图；图本文档来自技高网...

【技术保护点】
１．一种数字集成电路功能测试仪包括矢量存储器、读测试矢量模块、格式化编码模块、输入电平转换模块、程控电源模块、输出电平转换模块、采集与比较模块、写结果矢量模块以及结果存储器，程控电源模块为输入电平转换模块、输出电平转换模块提供电平转换所需的高低电平电压，其特征在于，还包括一时序控制模块、地址总线产生模块；在时序控制模块的控制下，在第一个测试周期，地址总线产生模块地址指针指向第一条测试矢量的地址，地址总线产生模块输出第一条测试矢量的地址给矢量存储器，读测试矢量模块从矢量存储器中读取第一条测试矢量及其对应的测试期望结果，然后经过第一个测试周期后，第一条测试矢量已经被稳定地被读取，对应的测试期望结果送入时序控制模块暂存；在第二个测试周期，格式化编码模块对读取的第一条测试矢量设置合适的时钟建立点和返回点，进行合适的格式化编码，并输出给输入电平转换模块进行电平转换，接着将格式化编码后的第一条测试矢量施加到被测数字集成电路的输入管脚，经过第二个测试周期后，被测数字集成电路稳定输出；同时，地址总线产生模块地址指针加１，指向下一条测试矢量的地址，地址总线产生模块输出第二条测试矢量的地址给矢量存储器，读测试矢量模块从矢量存储器中读取第二条测试矢量及其对应的测试期望结果，然后经过第二个测试周期后，第二条测试矢量已经被稳定地被读取，对应的测试期望结果送入时序控制模块暂存；在第三个测试周期，被测数字集成电路的输出经输出电平转换模块进行电平转换后，由采集与比较模块采回，并作为第一条测试矢量的测试结果与时序控制模块中暂存的第一条测试矢量对应的测试期望结果进行比较；同时，格式化编码模块对读取的第二条测试矢量设置合适的时钟建立点和返回点，进行合适的格式化编码，并输出给输入电平转换模块进行电平转换，接着将格式化编码后的第二条测试矢量施加到被测数字集成电路的输入管脚，经过第三个测试周期后，被测数字集成电路稳定输出；同时，地址总线产生模块地址指针加１，指向下一条测试矢量的地址，地址总线产生模块输出第三条测试矢量的地址给矢量存储器，读测试矢量模块从矢量存储器中读取第三条测试矢量及其对应的测试期望结果，然后经过第三个测试周期后，第三条测试矢量已经被稳定地被读取，对应的测试期望结果送入时序控制模块暂存；在第四个测试周期，写结果矢量模块将第一条测试矢量的测试结果及与其测试期望结果的比较结果存入结果存储器中；同时，被测数字集成电路的输出经输出电平转换模块进行电平转换后，由采集与比较模块采回，并作为第二条测试矢量的测试结果与时序控制模块期暂存的第二条测试矢量对应的测试期望结果进行比较；同时，格式化编码模块对读取的第三条测试矢量设置合适的时钟建立点和返回点，进行合适的格式化编码，并输出给输入电平转换模块进行电平转换，接着将格式化编码后的第三条测试矢量施加到被测数字集成电路的输入管脚，经过第四个测试周期后，被测数字集成电路稳定输出；同时，地址总线产生模块地址指针加１，指向下一条测试矢量的地址，地址总线产生模块输出第四条测试矢量的地址给矢量存储器，读测试矢量模块从矢量存储器中读取第四条测试矢量及其对应的测试期望结果，然后经过第四个测试周期后，第四条测试矢量已经被稳定地被读取，对应的测试期望结果送入时序控制模块暂存。至此，后面的每一个测试周期，对依次读取下一条测试矢量及其对应的测试期望结果，对读取的测试矢量进行格式编码和电平转换并施加到被测数字集成电路的输入管脚，对上一条测试矢量的测试结果采回和比较，对上上一条测试矢量的测试结果及与其测试期望结果的比较结果存入结果存储器，从而完成数字集成电路的功能测试。...

【技术特征摘要】

【专利技术属性】
技术研发人员：詹惠琴，周建，古军，徐林，金鸣，郝叶军，王寅，李旭刚，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90