一种测试装置，其具有生成第１基准时钟脉冲的第１基准时钟脉冲生成部；根据第１基准时钟脉冲，生成第１测试速率时钟脉冲的第１测试速率生成部；根据第１测试速率时钟脉冲，将第１测试图形供给至电子元件的第１驱动部；生成第２基准时钟脉冲的第２基准时钟脉冲生成部；使第２基准时钟脉冲与第１测试速率时钟脉冲相位同步的第１相位同步部；根据相位同步的第２基准时钟脉冲，生成第２测试速率时钟脉冲的第２测试速率生成部；以及根据第２测试速率时钟脉冲，将第２测试图形供给至电子元件的第２驱动部。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是有关于对电子元件进行测试用的测试装置。本专利技术特别是有关于对具有工作频率不同的多个区块的电子元件进行测试用的测试装置。
技术介绍
过去，对半导体元件等电子元件进行测试的测试装置都是向电子元件供给与电子元件的工作频率相对应的频率的测试图形，对电子元件进行测试的。作为生成与电子元件的工作频率相对应的频率的测试图形的方法的一个例子，是延迟基准时钟脉冲的各脉冲而获得所需的周期信号的定时信号产生器(专利文献1)。专利文献1日本专利早期公开的特开昭61-47573号公报。
技术实现思路
为了更精确地对电子元件进行测试，需要让电子元件的多个区块同时启动，进行测试。在进行这样的测试时，过去都是用多个定时信号产生器，生成分别与各区块的工作频率相对应的多个时钟脉冲，根据生成的多个时钟脉冲，生成各区块的测试图形，并供给各区块的。但是，在过去的测试装置中，由于这些多个时钟脉冲是不同步的，因此在测试开始时，各区块与测试图形的相位没有再现性，难以进行有再现性的测试。特别是在将根据预先确定好频率的第1基准时钟脉冲供给测试图形的测试模组，与根据频率可变的第2基准时钟脉冲供给测试图形的测试模组一起装载在测试装置上，进行测试的场合，由于使第1基准时钟脉冲与第2基准时钟脉冲振荡的振荡器不同，所以很难进行有再现性的测试。因此，本专利技术的目的是提供一种能解决上述课题的测试装置。该目的通过独立权利要求所述的特征的组合而得以实现。另外，从属权利要求规定了本专利技术更为有利的具体例。具体地说，本专利技术的第1方式提供了一种对电子元件进行测试的测试装置，其特征是具有生成具有第1频率的第1基准时钟脉冲的第1基准时钟脉冲生成部；根据上述第1基准时钟脉冲，生成表示上述第1测试图形供给至上述电子元件的供给周期的第1测试速率时钟脉冲的第1测试速率生成部；根据上述第1测试速率时钟脉冲，将上述第1测试图形供给至上述电子元件的第1驱动部；生成频率在预先确定的频率范围内可变的第2基准时钟脉冲的第2基准时钟脉冲生成部；使上述第2基准时钟脉冲与上述第1测试速率时钟脉冲相位同步的第1相位同步部；根据相位同步的上述第2基准时钟脉冲，生成表示上述第2测试图形供给至上述电子元件的供给周期的第2测试速率时钟脉冲的第2测试速率生成部；以及根据上述第2测试速率时钟脉冲，将上述第2测试图形供给至上述电子元件的第2驱动部。上述第1测试速率生成部可以具有根据上述第1基准时钟脉冲，生成单位时间的脉冲数与上述第1测试速率时钟脉冲大致相同的测试周期脉冲信号的测试周期发生器；以及使上述测试周期脉冲信号中的各脉冲延迟成脉冲间隔大致相同，并生成上述第1测试速率时钟脉冲的第1定时延迟器；上述第1相位同步部可以使上述第2基准时钟脉冲与上述第1定时延迟器生成的上述第1测试速率时钟脉冲相位同步。上述第2测试速率生成部可以具有生成频率为上述第2基准时钟脉冲频率的大于等于2的整数倍的参照时钟脉冲的参照时钟脉冲振荡部；将上述参照时钟脉冲分频，生成上述第2测试速率时钟脉冲的参照时钟脉冲分频器；将上述第2测试速率时钟脉冲分频，生成具有与上述第2测试速率时钟脉冲频率大致相同的测试速率分频时钟脉冲的测试速率时钟脉冲分频器；以及根据上述第2测试速率时钟脉冲与上述测试速率分频时钟脉冲的相位误差，调整上述参照时钟脉冲相位的相位调整部。上述第2基准时钟脉冲生成部具有生成频率在预先确定的频率范围内可变的可变频率时钟脉冲的可变频率时钟脉冲发生器；将上述可变频率时钟脉冲分频，生成具有与上述第1测试速率时钟脉冲频率大致相同的上述第2基准时钟脉冲的可变频率时钟脉冲分频器；上述第1相位同步部可以具有检测上述第1测试速率时钟脉冲与上述第2基准时钟脉冲的相位误差的相位检测器；以及根据上述相位误差，使上述可变频率时钟脉冲与上述第1测试速率时钟脉冲相位同步的相位调整部。还可以具有在上述第2基准时钟脉冲与上述第1测试速率时钟脉冲相位同步的状态下，生成开始对上述电子元件供给上述第1测试图形与上述第2测试图形的图形开始信号的图形开始信号生成部，上述第1驱动部与上述第2驱动部根据上述图形开始信号，开始供给上述第1测试图形与上述第2测试图形。还可以具有使上述图形开始信号与上述第1测试速率时钟脉冲同步的第1图形开始信号同步部；以及使上述图形开始信号与上述第2测试速率时钟脉冲同步的第2图形开始信号同步部；上述第1驱动部根据与上述第1测试速率时钟脉冲同步的上述第1图形开始信号，开始供给上述第1测试图形；上述第2驱动部根据与上述第2测试速率时钟脉冲同步的上述第2图形开始信号，开始供给上述第2测试图形。上述第1测试速率生成部与上述第1驱动部分别具有根据上述第1基准时钟脉冲，生成单位时间的脉冲数与上述第1测试速率时钟脉冲大致相同的测试周期脉冲信号的测试周期发生器；以及生成使上述测试周期脉冲信号中的各脉冲延迟的延迟信号的上述第1定时延迟器；上述第1测试速率生成部的上述第1定时延迟器，可以生成使上述测试周期脉冲信号中的各脉冲延迟，使得脉冲间隔大致相同的延迟信号，即上述第1测试速率时钟脉冲；上述第1驱动部的上述第1定时延迟器，可以生成使上述测试周期脉冲信号中的各脉冲延迟与上述第1测试图形相对应确定的时间的上述延迟信号，即上述第1测试图形。还可以具有在上述第2基准时钟脉冲与上述第1测试速率时钟脉冲相位同步的状态下，生成开始对上述电子元件供给上述第1测试图形与上述第2测试图形的图形开始信号的图形开始信号生成部，上述第2驱动部具有使上述第2测试速率时钟脉冲中的各脉冲延迟，生成上述第2测试图形的上述第2定时延迟器；上述第1定时延迟器与上述第2定时延迟器可以设定上述第1驱动部与上述第2驱动部根据上述图形开始信号开始同步向上述电子元件供给上述第1测试图形与上述第2测试图形所应有的延迟量。还可以具有在开始供给上述第1测试图形与上述第2测试图形的情况下，向上述第1测试速率生成部供给开始生成上述第1测试速率时钟脉冲的同步开始信号的同步开始信号供给部；上述的图形开始信号生成部，可以在上述第2基准时钟脉冲与接受上述同步开始信号、让上述第1测试速率生成部开始生成的上述第1测试速率时钟脉冲的相位同步的状态下，生成让上述第1驱动部与上述第2驱动部开始向上述电子元件供给上述第1测试图形与上述的2测试图形的上述图形开始信号。还可以具有生成频率在预先确定的频率范围内可变的第3基准时钟脉中的第3基准时钟脉冲生成部；使得上述第3基准时钟脉冲与上述第1测试速率时钟脉冲相位同步的第2相位同步部；根据相位同步的上述第3基准时钟脉冲，生成表示向上述电子元件供给第3测试图形的供给周期的第3测试速率时钟脉冲的第3测试速率时生成部；以及根据上述第3测试速率时钟脉冲，将上述第3测试图形供给上述电子元件的第3驱动部。还可以具有根据上述第1基准时钟脉冲，生成表示向上述电子元件供给第3测试图形的供给周期的第3测试速率时钟脉冲的第3测试速率生成部；根据上述第3测试速率时钟脉冲，将上述第3测试图形供给上述电子元件的第3驱动部；生成频率在预先确定的频率范围内可变的第3基准时钟脉冲的第3基准时钟脉冲生成部；使得上述第3基准时钟脉冲与上述第1测试速率时钟脉冲相位同步的第2相位同步部；根据相位同步的上述第3基准时钟脉冲，生成表示向上述电子元本文档来自技高网...
【技术保护点】
一种测试装置，用于测试电子元件，其特征在于其包括：第１基准时钟脉冲生成部，生成具有第１频率的第１基准时钟脉冲；第１测试速率生成部，根据前述第１基准时钟脉冲，生成表示第１测试图形供给至前述电子元件的供给周期的第１测试速率时钟脉 冲；第１驱动部，根据前述第１测试速率时钟脉冲，将前述第１测试图形供给至前述电子元件；第２基准时钟脉冲生成部，生成频率在预先确定的频率范围内可变的第２基准时钟脉冲；第１相位同步部，使前述第２基准时钟脉冲与前述第１测试速 率时钟脉冲相位同步；第２测试速率生成部，根据相位同步的前述第２基准时钟脉冲，生成表示第２测试图形供给至前述电子元件的供给周期的第２测试速率时钟脉冲；以及第２驱动部，根据前述第２测试速率时钟脉冲，将前述第２测试图形供给至前述电 子元件。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：千叶宜明，鹤木康隆，
申请(专利权)人：爱德万测试株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。