【技术实现步骤摘要】
本技术属于电子显示领域,尤其涉及LED装饰管及其包括24V数控过压保护电路的集成驱动电路。
技术介绍
目前,LED装饰管作为一种电子显示装饰品,被广泛应用于各种建筑的外围,起到装饰、广告以及标识的作用。LED装饰管的发光显示依靠其大规模元器件组合驱动电路的亮化驱动实现,而现有的LED装饰管集成驱动电路普遍采用单片机与16位恒流控制IC及电源部分的组合来实现对LED发光二极管阵列的驱动控制。上述LED发光二极管阵列均是采用模组方式加工制造,其工作电压为MV,而驱动电路中的单片机和16位恒流控制IC的工作电压为5V,且16位恒流控制IC的端口耐压值通常为18V以下。因此,在实际应用中,LED装饰管显示图样的变化会使MV电源的输出电流剧烈波动,从而出现电压过冲并导致元器件的损坏,其中,当LED装饰管显示图形所需要的电流变小时,来自MV电源的大部分电流需要通过稳压管进行分流,会使稳压管严重发热而损坏。同时,由于整个LED装饰管驱动电路采用大规模元器件组合,所以其还存在成本高,加工复杂的问题。
技术实现思路
本技术的目的在于提供一种LED装饰管集成驱动电路,旨在解决现有LED装饰管集成驱动电路成本高,加工复杂且在实际应用中出现的因电流变化导致的元器件损坏的问题。本技术是这样实现的,一种LED装饰管集成驱动电路,与LED装饰管负载电路连接,所述LED装饰管集成驱动电路包括24V电压输出端与所述LED装饰管负载电路的MV电压输入端连接,并为所述LED 装饰管集成驱动电路提供工作电压的电源电路;第一端与所述电源电路的MV电压输出端连接,当所述电源电路的MV电压输出端过压时起 ...
【技术保护点】
1.一种LED装饰管集成驱动电路,与LED装饰管负载电路连接,其特征在于,所述LED装饰管集成驱动电路包括:24V电压输出端与所述LED装饰管负载电路的24V电压输入端连接,并为所述LED装饰管集成驱动电路提供工作电压的电源电路;第一端与所述电源电路的24V电压输出端连接,当所述电源电路的24V电压输出端过压时起到分流稳压和散热的作用的分流电阻;以及24V电压输入端与所述分流电阻的第二端连接,5V电压输入端与所述电源电路的5V电压输出端连接,16位驱动信号并行输出口与所述LED装饰管负载电路的16位驱动信号并行输入口连接,通过与所述分流电阻组合,起到稳定所述电源电路的24V输出电压的作用,且同时控制LED装饰管的图样显示的驱动控制芯片,所述驱动控制芯片包括:检测所述电源电路的24V电压输出端是否过压,并根据检测结果与所述分流电阻相配合,对所述电源电路的24V电压输出端实现稳压保护的24V数控过压保护电路;为所述驱动信号生成与输出控制电路提供驱动时序信号的时序生成电路;产生LED装饰管16位驱动信号的驱动信号生成与输出控制电路;所述驱动控制芯片还包括:5V稳压电路及时钟电路;所述5V稳压 ...
【技术特征摘要】
1.一种LED装饰管集成驱动电路,与LED装饰管负载电路连接,其特征在于,所述LED 装饰管集成驱动电路包括24V电压输出端与所述LED装饰管负载电路的24V电压输入端连接,并为所述LED装饰管集成驱动电路提供工作电压的电源电路;第一端与所述电源电路的MV电压输出端连接,当所述电源电路的MV电压输出端过压时起到分流稳压和散热的作用的分流电阻;以及24V电压输入端与所述分流电阻的第二端连接,5V电压输入端与所述电源电路的5V电压输出端连接,16位驱动信号并行输出口与所述LED装饰管负载电路的16位驱动信号并行输入口连接,通过与所述分流电阻组合,起到稳定所述电源电路的24V输出电压的作用,且同时控制LED装饰管的图样显示的驱动控制芯片,所述驱动控制芯片包括检测所述电源电路的MV电压输出端是否过压,并根据检测结果与所述分流电阻相配合,对所述电源电路的MV电压输出端实现稳压保护的24V数控过压保护电路; 为所述驱动信号生成与输出控制电路提供驱动时序信号的时序生成电路; 产生LED装饰管16位驱动信号的驱动信号生成与输出控制电路; 所述驱动控制芯片还包括5V稳压电路及时钟电路;所述5V稳压电路的输入端为所述驱动控制芯片的5V电压输入端,所述5V稳压电路的输出端同时与所述24V数控过压保护电路的电平输入端、所述时序生成电路的电平输入端、所述驱动信号生成与输出控制电路的电平输入端及所述时钟电路的输入端连接,所述 24V数控过压保护电路的检测电压端为所述驱动控制芯片的MV电压输入端,所述驱动信号生成与输出控制电路的16位并行输出口为所述驱动控制芯片的16位驱动信号并行输出口,所述驱动信号生成与输出控制电路的时序信号输入端接所述时序生成电路的驱动时序信号并行输出端,所述时钟电路的输出端同时与所述24V数控过压保护电路的时钟输入端、所述时序生成电路的时钟输入端以及所述驱动信号生成与输出控制电路的时钟输入端连接。2.如权利要求1所述的LED装饰管集成驱动电路,其特征在于,所述电源电路包括 阻容滤波电路、整流桥电路、电阻R2、滤波电路以及分压电路;所述阻容滤波电路包括电阻Rl和电容Cl,所述电阻Rl与所述电容Cl组成一并联电路,所述并联电路的一端接220V交流电的负半周电信号,所述并联电路的另一端接所述整流桥电路的交流电压负输入端。所述整流桥电路包括二极管Dl、二极管D2、二极管D3及二极管D4,所述二极管Dl的阳极为所述整流桥电路的交流电压正输入端,所述二极管Dl的阴极为所述整流桥电路的直流电输出端,所述二极管D3的阳极为所述整流桥电路的交流电压负输入端,所述二极管D3 的阴极接所述二极管Dl的阴极,所述二极管D2的阳极接地,所述二极管D2的阴极接所述二极管D3的阳极,所述二极管D4的阳极与所述二极管D2的阳极连接,所述二极管D4的阴极接所述二极管Dl的阳极。所述电阻R2的第一端接所述整流桥电路的直流电输出端,所述电阻R2的第二端接所述分压电路的直流电输入端。所述滤波电路包括所述电解电容C2和所述电容C3,所述电解电容C2的正极同时与所述电阻R2的第二端和所述电容C3的第一端连接,所述电容C3的第一端为所述电源电路的24V电压输出端,所述电解电容C2的负极和所述电容C3的第二端均接地。所述分压电路包括电阻R3和电容C4,所述电阻R3的第一端接所述电容C3的第一端, 所述电阻R3的第二端为所述电源电路的5V电压输出端,所述电容C4的第一端连接于所述电阻R3的第二端与地端之间。3.如权利要求1所述的LED装饰管集成驱动电路,其特征在于,所述分流电阻为电阻R4。4.如权利要求1所述的LED装饰管集成驱动电路,其特征在于,所述24V数控过压保护电路包括分时控制信号生成电路、过压检测电路及过压保护执行电路;所述分时控制信号生成电路包括反相器INV1、反相器INV2、差分触发器DFF1、差分触发器DFF2及或非门NORl ;所述过压检测电路包括电阻R5、电阻R6、比较器COMP及反相器INV3 ;所述过压保护执行电路包括反相器INV4、与门AND1、与门AND2、或非门N0R2、反相器 INV5、反相器INV6、差分触发器DFF3、或非门N0R3及N型MOS管Ml ;所述反相器INVl的输入端为所述24V数控过压保护电路的时钟输入端,所述反相器 INVl输出端同时与所述反相器INV2的输入端和所述差分触发器DFFl的反相时钟信号端连接,所述反相器INV2的输出端接所述差分触发器DFFl的时钟信号端,所述差分触发器DFFl 的数据信号端同时与其反相输出端及所述差分触发器DFF2的反相时钟信号端连接,所述差分触发器DFFl的同相输出端同时与所述差分触发器DFF2的时钟信号端及所述或非门 NORl的第一输入端,所述差分触发器DFFl的反相复位端为所述MV数控过压保护电路的电平输入端,所述差分触发器DFF2的数据信号端与其反相输出端连接,所述差分触发器DFF2 的同相输出端与所述或非门NORl的第二输入端连接,所述差分触发器DFF2的反相复位端接所述差分触发器DFFl的反相复位端,所述或非门NORl的输出端接所述反相器INV4的输入端,所述电阻R5的第一端为所述24V数控过压保护电路的电压检测端,所述电阻R5第二端同时与所述电阻R6的第一端及所述比较器COMP的同相输入端连接,所述比较器COMP的反相输入端外接25V基准电压,所述比较器COMP的输出端接所述反相器INV3的输入端,所述反相器INV3的输出端接所述与门AND2的第二输入端,所述反相器INV4的输出端接所述与门ANDl的第二输入端,所述与门AND2的第一输入端接所述反相器INV4的输入端,所述或非门N0R2的第一输入端接所述与门ANDl的输出端,所述或非门N0R2的第二输入端接所述与门AND2的输出端,所述反相器INV5的输入端接所述反相器INVl的输入端,所述反相器INV5的输出端同时与所述反相器INV6的输入端及所述差分触发器DFF3的时钟信号端连接,所述反相器INV6的输出端接所述差分触发器DFF3的反相时钟信号端,所述差分触发器DFF3的数据信号端接所述或非门N0R2的输出端,所述差分触发器DFF3的同相输出端空接,所述差分触发器DFF3的反相输出端同时与所述与门ANDl的第一输入端及所述或非门 N0R3的第一输入端连接,所述差分触发器DFF3的反相复位端接所述差分触发器DFFl的反相复位端,所述或非门N0R3的第二输入端接所述反相器INV4的输入端,所述N型MOS管Ml 的栅极接所述或非门N0R3的输出端,所述N型MOS管Ml的漏极接所述电阻R5的第一端, 所述N型MOS管Ml的源极接地。5.如权利要求1所述的LED装饰管集成驱动电路,其特征在于,所述时序生成电路包括延时器DEL、反相器INV7、差分触发器DFF4、反相器INV8、差分触发器DFF5、反相器 INV9、差分触发器DFF6、反相器INV10、差分触发器DFF7、反相器INV11、差分触发器DFF8、反相器INV12、差分触发器DFF9、反相器INV13、差分触发器DFF10、差分触发器DFF11、差分触发器DFF12、差分触发器DFF13、差分触发器DFF14、差分触发器DFF15、差分触发器DFF16、反相器INV14、差分触发器DFF17、反相器INV15、差分触发器DFF18、反相器INV16、差分触发器 DFF19、反相器INV17、差分触发器DFF20、反相器INV18、差分触发器DFF21及反相器INV19 ;所述延时器DEL的输入端为所述时序生成电路的电平输入端,所述延时器DEL的输出端同时与所述反相器INV7的输入端及所述差分触发器DFF4的时钟信号端连接,所述反相器INV17的输出端接所述差分触发器DFF4的反相时钟信号端,所述差分触发器DFF4的反相复位端为所述时序生成电路的电平输入端,所述差分触发器DFF4的数据信号端同时与其反相输出端、所述反相器INV8的输入端及所述差分触发器DFF5的反相时钟信号端连接, 所述差分触发器DFF5的反相复位端接所述差分触发器DFF4的反相复位端,所述差分触发器DFF5的时钟信号端接所述差分触发器DFF4的同相输出端,所述差分触发器DFF5的数据信号端同时与其反相输出端、所述反相器INV9的输入端及所述差分触发器DFF6的反相时钟信号端连接,所述差分触发器DFF6的反相复位端接所述差分触发器DFF5的反相复位端, 所述差分触发器DFF6的时钟信号端接所述差分触发器DFF5的同相输出端,所述差分触发器DFF6的数据信号端同时与其反相输出端、所述反相器INVlO的输入端及所述差分触发器DFF7的反相时钟信号端CKB连接,所述差分触发器DFF7的时钟信号端接所述差分触发器DFF6的同相输出端,所述差分触发器DFF7的数据信号端同时与其反相输出端、反相器 INVll的输入端及所述差分触发器DFF8的反相时钟信号端连接,所述差分触发器DFF7的反相复位端接所述差分触发器DFF6的反相复位端,所述差分触发器DFF8的时钟信号端接所述差分触发器DFF7的同相输出端,所述差分触发器DFF8的数据信号端同时与其反相输出端、所述反相器INV12的输入端及所述差分触发器DFF8的反相时钟信号端连接,所述差分触发器DFF8的反相复位端接所述差分触发器DFF7的反相复位端,所述差分触发器DFF9 的时钟信号端接所述差分触发器DFF8的同相输出端,所述差分触发器DFF9的数据信号端同时与其反相输出端、所述反相器INV13的输入端及所述差分触发器DFFlO的反相时钟信号端连接,所述差分触发器DFFlO的反相复位端接所述差分触发器DFF9的反相复位端,所述差分触发器DFFlO的时钟信号端接所述差分触发器DFF9的同相输出端,所述差分触发器DFFlO的数据信号端同时与其反相输出端及所述差分触发器DFFll的反相时钟信号端连接,所述差分触发器DFFll的反相复位端接所述差分触发器DFFlO的反相复位端,所述差分触发器DFFl 1的时钟信号端接所述差分触发器DFFlO的同相输出端,所述差分触发器DFFl 1 的数据信号端同时与其反相输出端及所述差分触发器DFF12的反相时钟信号端连接,所述差分触发器DFF12的时钟信号端接所述差分触发器DFFll的同相输出端,所述差分触发器 DFF12的反相复位端接所述差分触发器DFFll的反相复位端,所述差分触发器DFF12的数据信号端同时与其反相输出端及所述差分触发器DFF13的反相时钟信号端连接,所述差分触发器DFF13的时钟信号端接所述差分触发器DFF12的同相输出端,所述差分触发器DFF13 的反相复位端接所述差分触发器DFF12的反相复位端,所述差分触发器DFF13的数据信号端同时与其反相输出端及所述差分触发器DFF14的反相时钟信号端连接,所述差分触发器DFF14的时钟信号端接所述差分触发器DFF13的同相输出端,所述差分触发器DFF14的反相复位端接所述差分触发器DFF13的反相复位端,所述差分触发器DFF14的数据信号端同时与其反相输出端及所述差分触发器DFF15的反相时钟信号端连接,所述差分触发器DFF15 的时钟信号端接所述差分触发器DFF14的同相输出端,所述差分触发器DFF15的反相复位端接所述差分触发器DFF14的反相复位端,所述差分触发器DFF15的数据信号端同时与其反相输出端及所述差分触发器DFF16的反相时钟信号端连接,所述差分触发器DFF16的时钟信号端接所述差分触发器DFF15的同相输出端,所述差分触发器DFF16的反相复位端接所述差分触发器DFF15的反相复位端,所述差分触发器DFF16的数据信号端同时与其反相输出端、所述反相器INV14的输入端及所述差分触发器DFF17的反相时钟信号端连接,所述差分触发器DFF17的时钟信号端接所述差分触发器DFF16的同相输出端,所述差分触发器DFF17的反相复位端接所述差分触发器DFF16的反相复位端,所述差分触发器DFF17的数据信号端同时与其反相输出端、所述反相器INV15的输入端及所述差分触发器DFF18的反相时钟信号端连接,所述差分触发器DFF18的时钟信号端接所述差分触发器DFF17的同相输出端,所述差分触发器DFF18的反相复位端接所述差分触发器DFF17的反相复位端, 所述差分触发器DFF18的数据信号端同时与其反相输出端、所述反相器INV16的输入端及所述差分触发器DFF19的反相时钟信号端连接,所述差分触发器DFF19的时钟信号端接所述差分触发器DFF18的同相输出端,所述差分触发器DFF19的反相复位端接所述差分触发器DFF18的反相复位端,所述差分...
【专利技术属性】
技术研发人员:冯根强,肖杜,彭良宝,张伟,
申请(专利权)人:深圳市天微电子有限公司,
类型:实用新型
国别省市:94
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。