一种SOI体电阻建模方法技术

本发明专利技术公开了一种SOI体电阻建模方法，该方法包括：步骤1：计算中性体区横截面面积；步骤2：根据中性体区横截面面积建立SOI体电阻初步模型；步骤3：对SOI体电阻初步模型进行优化，形成最终的SOI体电阻模型。利用本发明专利技术，实现了对体电阻的精确计算，体现了电压偏置对体电阻的影响，使得器件的模拟更加准确，从而确保电路的模拟结果更加可靠。

【技术实现步骤摘要】

本专利技术涉及半导体器件建模
，尤其涉及一种SOI体电阻建模方法。
技术介绍
由于SOI CMOS电路实现了完全的介质隔离，pn结面积小，不存在体硅CMOS技术中寄生的场区MOS管和可控硅结构，因而辐射产生的光电流可以比体硅CMOS电路小近三个数量级，使得SOI电路在抗单粒子事件、瞬时辐射等方面有着突出优势。然而由于BOX (buried oxide)层的存在，SOI存在一个浮空区域，从而会产生浮体效应。浮体效应会引起翘曲效应、寄生双极晶体管效应、反常的亚阈值斜率、器件阈值电压漂移等。为了解决这一问题，一般有两种方法一种是采用体接触；另一种是从工艺角度出发采取的一些方法，比如BESS、在源漏掺杂Ge等。H型栅是目前最常用的一种体接触方法。人们曾经认为体接触完全解决了这一问题，然而令人遗憾的是，当器件的宽度比较大时，由于体电阻的存在，体接触效果并不是很好，体接触对器件中部的控制力减弱，这会使得器件的性能介于浮体器件与理想体接触之间。为了使得器件的模拟更加准确，BSIM S0I4. 0中引入了 rbody这个参数。在BSIM SOI中，rbody是一个常数，体电阻只与器件尺寸相关，与电压偏置无关。然而实际上器件的电压偏置对体电阻有很大的影响，但是这一点并没有在BSIM SOI中体现出来，本专利技术就是为了解决目前的体电阻模型与电压偏置无关这一问题而产生的。
技术实现思路
(一)要解决的技术问题有鉴于此，本专利技术的主要目的在于针对现有体电阻模型与电压偏置无关的不足， 提出一种更加准确的SOI体电阻建模方法。( 二 )技术方案为达到上述目的，本专利技术提供了一种SOI体电阻建模方法，该方法包括步骤1 计算中性体区横截面面积；步骤2 根据中性体区横截面面积建立SOI体电阻初步模型；步骤3 对SOI体电阻初步模型进行优化，形成最终的SOI体电阻模型。上述方案中，所述步骤1包括先计算不同偏置下耗尽区的宽度Xdf、 Xdb、al 和 a2，然后根据公式 Sl = (Dldd-Xdf) X (l-al-a2_2ol)和 S2 = (tsi-Dldd-Xdb) X (l+l-al-a2) /2计算中性体区横截面面积S = S1+S2，其中Xdf为正界面的耗尽层宽度，Xdb为背界面的耗尽层宽度，ol为交叠长度，1为器件沟道长度，al和a2分别为源体Pn结合漏体pn结在体区的耗尽层宽度，Dldd为LDD结构的深度，al、a2、Xdf、Xdb 都和电压偏置相关。上述方案中，步骤2中所述根据中性体区横截面面积建立SOI体电阻初步模型，是指从最基础的电阻公式出发，以中性体区横截面面积的计算为基础，建立含有未知参数的体电阻模型rbody = W/q ( μ plNA1Sl+ μ p2NA2S2)，并且在程序里通过循环语句体现体电阻与体电位的相互影响。上述方案中，步骤3中所述对SOI体电阻初步模型进行优化，形成最终的SOI体电阻模型，是测试不同体偏、栅偏、漏偏下的体电阻，获得测试数据后，通过改变参数迁移率和掺杂浓度，使得模拟数据与测试数据达到吻合。上述方案中，所述通过改变参数迁移率和掺杂浓度使得模拟数据与测试数据达到吻合的过程中，如果模拟数据大于测试数据，则提高迁移率和掺杂浓度；反之则降低迁移率和掺杂浓度。(三)有益效果从上述技术方案可以看出，本专利技术具有以下有益效果本专利技术提供的这种对SOI体电阻建模方法，体现了电压偏置对体电阻的影响，从而使得器件的模拟更加准确，电路的模拟更加可靠。附图说明图1是本专利技术提供的SOI体电阻建模的方法流程图；图2是本专利技术提供的SOI体电阻建模方法所需的器件简化横截面图；图3是不同漏压下的体电阻测试数据与模拟数据对比；图4是不同栅压下的体电阻测试数据与模拟数据对比；图5是不同体偏下的体电阻测试数据与模拟数据对比。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术提供的SOI体电阻建模方法进一步详细说明。如图1所示，图1是本专利技术提供的SOI体电阻建模的方法流程图，该方法包括以下步骤步骤1 计算中性体区横截面面积；步骤2 根据中性体区横截面面积建立SOI体电阻初步模型；步骤3 对SOI体电阻初步模型进行优化，形成最终的SOI体电阻模型。其中，步骤1中所述计算中性体区横截面面积是先计算不同偏置下耗尽区的宽度 Xdf、Xdb、al 和 a2，然后根据公式 Sl = (Dldd-Xdf) X (l-al-a2_2ol)和 S2 = (tsi-Dldd-Xdb) X (l+l-al-a2) /2计算中性体区横截面面积S = S1+S2，其中Xdf为正界面的耗尽层宽度，Xdb为背界面的耗尽层宽度，ol为交叠长度，1为器件沟道长度，al和a2分别为源体Pn结合漏体pn结在体区的耗尽层宽度，Dldd为LDD结构的深度，al、a2、Xdf、Xdb 都和电压偏置相关。图2示出了本专利技术提供的SOI体电阻建模的方法所需的器件简化横截面图。步骤2中所述根据中性体区横截面面积建立SOI体电阻初步模型，是指从最基础的电阻公式出发，以中性体区横截面面积的计算为基础，建立含有未知参数的体电阻模型 rbody = W/q (μ piNAiS1+μρ#Α2δ2)，并且在程序里通过循环语句体现体电阻与体电位的相互影响。由电阻公式R= ρ 1/S (其中R为电阻，P为电阻率，1为电阻长度，S为电阻截面积)及图2可以得到rbody = W/qypNA(Sl+S2)，其中rbody为体电阻，W为器件宽度，NA为体掺杂浓度，up为为空穴迁移率，q为电子电量。由于器件体区上下掺杂浓度不一样，因此rbody = W/q ( μ pl、Sl+μ p0A2S2)，其中 NAl为体区上部掺杂浓度，NA2为体区下部掺杂浓度。由于体电阻与体电压相互影响，因此两者存在迭代的过程，在程序里通过for语句实现，简要内容如下for(i = 0 ；abs (Vbs-VbsO) < 0. 001 ； i++){VbsO = Vbs0+0. 001 ；rbody = f (VbsO, Vgs, Vds)；Vbs = rbody*Ibs ；}至此，体电阻模型已经初步建立。然后对SOI体电阻初步模型进行优化，形成最终的SOI体电阻模型。测试不同体偏、栅偏、漏偏下的体电阻，获得测试数据后，根据测试数据调节迁移率和掺杂浓度等相关参数，使得模拟数据与测试数据达到很好的吻合，体电阻模型便最终形成。在通过改变参数迁移率和掺杂浓度使得模拟数据与测试数据达到吻合的过程中，如果模拟数据大于测试数据，则提高迁移率和掺杂浓度；反之则降低迁移率和掺杂浓度。图3、图4和图5示出了不同漏压、栅压和体偏下的体电阻测试数据与模拟数据对比。从图3、图4和图5可以看出，本专利技术提供的这种SOI体电阻建模方法的模拟数据可以很好的与测试数据吻合，体现了电压偏置对体电阻的影响。以上所述的具体实施例，对本专利技术的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本专利技术的具体实施例而已，并不用于限制本专利技术，凡在本专利技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。权利要求1.一种SOI体电阻建模方法，其特征在于，该方法本文档来自技高网...

【技术保护点】
１．一种ＳＯＩ体电阻建模方法，其特征在于，该方法包括：步骤１：计算中性体区横截面面积；步骤２：根据中性体区横截面面积建立ＳＯＩ体电阻初步模型；步骤３：对ＳＯＩ体电阻初步模型进行优化，形成最终的ＳＯＩ体电阻模型。

【技术特征摘要】

【专利技术属性】
技术研发人员：卜建辉，毕津顺，韩郑生，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11