判断复合介电层质量的方法技术

本发明专利技术提出一种判断复合介电层质量的方法，包括下列步骤：在半导体衬底上化学气相沉积复合介电层，所述复合介电层包括一层或者一层以上低介电常数介电层，和一层或者一层以上低介电常数阻挡层，其中，任意一层低介电常数介电层和低介电常数阻挡层的材料都不相同；对所述复合介电层进行干法蚀刻直至露出半导体衬底，形成凹槽结构；对所述凹槽结构的侧壁进行湿法蚀刻，形成刻蚀程度不同的侧壁结构；对所述复合介电层的侧壁结构进行分析，以便判断复合介电层的质量。本发明专利技术提出的判断复合介电层质量的方法，可简单有效地判断复合介电层的质量，节省大量时间。

【技术实现步骤摘要】

本专利技术涉及半导体晶圆器件制造领域，且特别涉及一种判断复合介电层质量的方 法。
技术介绍
在半导体工艺中，各个组件的连结主要是靠金属导线。而金属导线在集成 电路组件上的连结一般称为接触窗(Contact)，导线和导线间的连结则称为内联机 (Intercormeet)。在半导体工艺进入深次微米领域后，随着集成电路集成度的增加，金属联 机间的距离也越来越近，使的电子信号在金属导线间传送的电时间延迟(电阻电容延迟，RC Delay)，成为组件速度受限的主要原因。因此为了克服线宽渐窄所造成寄生电容的提高，具 有介电常数(k)小于二氧化硅(k = 3.9)的低介电常数材料(Low-k Material)不断的被 提出，最近几年，由多层低介电常数材料形成的复合介电层更成为主要发展趋势。所述复合介电层包括一层或者一层以上低介电常数介电层和一层或者一层以上 低介电常数阻挡层，其中，任意一层低介电常数介电层和低介电常数阻挡层的材料都不相 同，复合介电层可包括任意层低介电常数介电层和任意层低介电常数阻挡层的组合，并且 层次顺序也可任意排列；复合介电层的结构例如半导体衬底上的硼磷硅玻璃薄膜/四乙 氧基硅烷薄膜(BPSG/TE0Q作为低介电常数介电层、氮化硅薄膜作为低介电常数阻挡层、 聚合物薄膜(Polymer)作为低介电常数介电层、Blok薄膜作为低介电常数阻挡层等薄膜层 组成，其中Blok薄膜是一种低介电常数的铜金属阻挡层与蚀刻中止层薄膜。现有技术中形成复合介电层的方法，可分为化学气相沉积法(ChemicalVapor Deposition, CVD)以及旋转涂布法(Spin-coating deposition, SOD)。以化学气相沉积法为例，在晶圆的半导体衬底上化学气相沉积第一低介电常 数介电层，第一低介电常数阻挡层，第二低介电常数介电层，第二低介电常数阻挡层， 第三低介电常数介电层等，各层材料例如依次为硼磷硅玻璃薄膜/四乙氧基硅烷薄膜 (BPSG/TE0S)、氮化硅薄膜、聚合物薄膜(Polymer)、Blok薄膜、八甲基环四硅氧烷薄膜 (Octamethylcyclotetrasiloxane)等。对于复合介电层来说，需要判断各层之间相互作用的综合效应，例如交联键结 (cross link)等，以保证其质量，因此，需要复合介电层定性及定量分析；现有的分析方法是单独针对法，每沉积一层，就对其进行一次分析，在测试晶圆上 沉积单层薄膜，之后再对所述单层薄膜进行干法蚀刻或者湿法蚀刻，然后检测两种蚀刻方 法的蚀刻率，从而判断所述单层介电层薄膜的质量。由于针对不同的薄膜需要多次利用测 试晶圆进行不同的检测，因此这种判断方法耗费大量时间，效率较为低下，并且无法进行复 合介电层的质量比较。
技术实现思路
本专利技术提出一种，可简单有效地判断复合介电层的质3量，节省大量时间。为了达到上述目的，本专利技术提出一种，包括下列步 骤在半导体衬底上化学气相沉积复合介电层，所述复合介电层包括一层或者一层以 上低介电常数介电层，和一层或者一层以上低介电常数阻挡层，其中，任意一层低介电常数 介电层和低介电常数阻挡层的材料都不相同；对所述复合介电层进行干法蚀刻直至露出半导体衬底，形成凹槽结构；对所述凹槽结构的侧壁进行湿法蚀刻，形成刻蚀程度不同的侧壁结构；对所述复合介电层的侧壁结构进行分析，以便判断复合介电层的质量。进一步的，所述对复合介电层的侧壁结构进行分析包括对所述复合介电层进行初始薄膜质量分析；对化学气相沉积步骤进行气体组成分析；对所述复合介电层进行裂缝检查以及粘附性检查；对所述复合介电层进行应力效应分析；对所述复合介电层进行均勻性分析；对所述复合介电层进行蚀刻率分析； 对所述复合介电层进行孔洞缺陷检查。进一步的，对所述复合介电层进行初始薄膜质量分析，测试沉积10秒以内的质量 与后续时间内沉积的膜层的质量之间的区别，当质量一致时，判断所述复合介电层质量合 格。进一步的，对化学气相沉积步骤进行气体组成分析采用红外线光谱分析，当 SiCH3/Si02为5 1时，判断所述复合介电层质量合格。进一步的，对所述复合介电层进行裂缝检查以及粘附性检查，当所述复合介电层 没有裂缝缺陷，并且粘附能大于3J/m2时，判断所述复合介电层质量合格。进一步的，对所述复合介电层进行应力效应分析，当所述复合介电层的应力为 200 -200Mpa时，判断所述复合介电层质量合格。进一步的，对所述复合介电层进行均勻性分析，当所述复合介电层的均勻性差异 小于2. 5%时，判断所述复合介电层质量合格。进一步的，对所述复合介电层进行蚀刻率分析，当所述复合介电层的蚀刻率为 2 10 A/min时，判断所述复合介电层质量合格。进一步的，对所述复合介电层进行孔洞缺陷检查，当所述复合介电层没有孔洞缺 陷时，判断所述复合介电层质量合格。进一步的，所述低介电常数为2.3 3.3。本专利技术提出的，对半导体衬底上化学气相沉积的复合 介电层进行干法蚀刻和湿法蚀刻，并对得到的剖面结构进行薄膜质量分析，其中所述薄膜 质量分析包括对所述复合介电层进行初始薄膜质量分析；对化学气相沉积步骤进行气体组 成分析；对所述复合介电层进行裂缝检查以及粘附性检查；对所述复合介电层进行应力效 应分析；对所述复合介电层进行均勻性分析；对所述复合介电层进行蚀刻率分析；对所述 复合介电层进行孔洞缺陷检查，从而得到完整的薄膜质量判断参数，最终完成复合介电层的质量判断。使用本专利技术的，可以行之有效并且简单直观地判 断复合介电层的质量，并且节省大量时间。附图说明图1所示为本专利技术较佳实施例的流程图。图2所示为本专利技术较佳实施例的复合介电层结构示意图。具体实施例方式为了更了解本专利技术的
技术实现思路
，特举具体实施例并配合所附图说明如下。本专利技术提出一种，可简单有效地判断复合介电层的质 量，节省大量时间。请参考图1，图1所示为本专利技术较佳实施例的流程图。 本专利技术提出一种，包括下列步骤步骤SlOO 在半导体衬底上化学气相沉积复合介电层，所述复合介电层包括一层 或者一层以上低介电常数介电层，和一层或者一层以上低介电常数阻挡层，其中，任意一层 低介电常数介电层和低介电常数阻挡层的材料都不相同；步骤S200 对所述复合介电层进行干法蚀刻直至露出半导体衬底，形成凹槽结 构；步骤S300 对所述凹槽结构的侧壁进行湿法蚀刻，形成刻蚀程度不同的侧壁结 构；步骤S400 对所述复合介电层的侧壁结构进行分析，以便判断复合介电层的质量。根据本专利技术较佳实施例，所述对复合介电层的侧壁结构进行分析包括 对所述复合介电层进行初始薄膜质量分析；对化学气相沉积步骤进行气体组成分析；对所述复合介电层进行裂缝检查以及粘附性检查；对所述复合介电层进行应力效应分析；对所述复合介电层进行均勻性分析；对所述复合介电层进行蚀刻率分析；对所述复合介电层进行孔洞缺陷检查。根据上述的侧壁结构分析之后，得到完整的薄膜质量判断参数，根据这些薄膜质 量判断参数即可完成对复合介电层的质量判断。以上这些侧壁结构分析可根据需要选择一 项或者多项进行，同时并无先后顺序限制，但是较佳的是尽可能地进行较多的上述侧壁结 构分析处理，以便这些薄膜质量判断参数更加全面，使得判断结果更加准确有效。进一步的，对所述复合介电层进行初始薄本文档来自技高网...

【技术保护点】
１．一种判断复合介电层质量的方法，其特征在于，包括下列步骤：在半导体衬底上化学气相沉积复合介电层，所述复合介电层包括一层或者一层以上低介电常数介电层，和一层或者一层以上低介电常数阻挡层，其中，任意一层低介电常数介电层和低介电常数阻挡层的材料都不相同；对所述复合介电层进行干法蚀刻直至露出半导体衬底，形成凹槽结构；对所述凹槽结构的侧壁进行湿法蚀刻，形成刻蚀程度不同的侧壁结构；对所述复合介电层的侧壁结构进行分析，以便判断复合介电层的质量。

【技术特征摘要】

【专利技术属性】
技术研发人员：李景伦，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31