芯片封装体的承载装置及承载组件制造方法及图纸

本发明专利技术提供用于承托多个芯片封装体的承载装置以及承载组件，其中芯片封装体的中央区无锡球形成于其上，且芯片封装体的周边区具有锡球形成于其上。承载装置包含托盘组件，以及多个支撑物设置在托盘组件上，其中每个支撑物承托各自的芯片封装体的中央区。承载组件由多个承载装置叠置而成，通过设置在每个托盘组件周边的多个周边突出物进行叠置，其中每个周边突出物具有插梢形成于其顶端，以及孔洞形成于其底部。

【技术实现步骤摘要】

本专利技术涉及承载装置，特别涉及承托芯片封装体的承载装置。
技术介绍
一般而言，在制造与测试操作期间，芯片封装体会被放置在承载装置中，藉此搬运及处理芯片封装体。承载装置可以承托芯片封装体，并且避免芯片封装体受到损伤。参照图1，其示出传统的承载装置承托芯片封装体的剖面示意图，芯片封装体10放置在承载装置40内，承载装置40包含覆盖组件20以及托盘组件30，托盘组件30具有阶梯状的部分 22，其接触芯片12的底部，藉此在托盘组件30上支撑芯片封装体10，然后覆盖组件20覆盖在托盘组件30上。近年来，芯片开始使用窗口球栅数组(window ball grid array ；wBGA)型的芯片封装技术进行封装，如图1所示，芯片12被封装成窗口球栅数组型的芯片封装体10，其在芯片12的中央区具有窗口 14形成于上，并且锡球16形成在窗口 14的周边。然而，随着新世代产品的芯片封装体的发展，用于窗口球栅数组型的芯片封装体的锡球数量也随之增加，因此，最外侧的锡球与芯片的外侧之间的空间也越来越小，如此容易导致最外侧的锡球被托盘组件30碰伤，受损的锡球会降低芯片封装体的产率。因此，业界极需一种用于承托芯片封装体的承载装置，其可以克服上述问题，避免锡球受到损伤。
技术实现思路
依据本专利技术的一实施例，提供用于承托多个芯片封装体的承载装置，其中芯片封装体具有中央区和周边区，中央区不具有锡球形成于其上，而周边区则具有锡球形成于其上。承载装置包括托盘组件，以及多个支撑物设置在托盘组件上，其中每个支撑物承托各自的芯片封装体的中央区。依据本专利技术的另一实施例，提供用于承托多个芯片封装体的承载装置，其中芯片封装体具有中央区和周边区，中央区不具有锡球形成于其上，而周边区则具有锡球形成于其上，并且在芯片封装体的中央区具有窗口形成于其上。承载装置包括托盘组件，以及多个周边突出物设置在托盘组件的周边上，此外，还包括多个支撑物设置在托盘组件上，其中每个支撑物承托各别的芯片封装体的中央区，且每个支撑物具有沟槽状凹陷形成于其上，对应至芯片封装体的中央区。依据本专利技术的一实施例，提供用于承托多个芯片封装体的承载组件。承载组件包括多个上述承载装置，以及多个周边突出物设置在每个托盘组件的周边上，其中每个周边突出物具有插梢形成于周边突出物的顶端上，以及孔洞形成于周边突出物的底部上，这些承载装置通过将下方托盘组件的周边突出物的插梢放置在上方托盘组件的周边突出物的孔洞内而叠置在一起。为了让本专利技术的上述目的、特征、及优点能更明显易懂，以下结合附图进行详细说明。附图说明图1示出在传统的承载装置中，承托芯片封装体的剖面示意图；图2A示出依据本专利技术的一实施例，通过承载装置承托芯片封装体的平面示意图；图2B示出依据本专利技术的一实施例，通过承载装置承托芯片封装体的平面示意图；图2C示出依据本专利技术的一实施例，通过承载装置承托芯片封装体的平面示意图；图3A-3D示出依据本专利技术的各实施例，沿着图2A或图2B的剖面线3_3’，通过承载装置承托芯片封装体的剖面示意图；图4示出依据本专利技术的一实施例，沿着图2A的剖面线4-4’，通过承载装置承托芯片封装体的剖面示意图；图5A-5D示出依据本专利技术的各实施例，沿着图2B或图2C的剖面线5_5’，通过承载装置承托芯片封装体的剖面示意图；图6示出依据本专利技术的一实施例，沿着图2C的剖面线6-6’，通过承载装置承托芯片封装体的剖面示意图；以及图7示出依据本专利技术的一实施例，通过承载组件承托芯片封装体的剖面示意图。附图标记说明10、100 芯片封装体；12、102 芯片；14、104 芯片封装体的窗口；16、106、106A、106B 锡球；20 覆盖组件；22 托盘组件30的阶梯状部分；30、202、202A、202B 托盘组件；40、200 承载装置；100A 芯片封装体100的中央区；100B 芯片封装体100的周边区；204 支撑物；20 支撑物的墙状物；206 沟槽状凹陷；206a 沟槽状凹陷的侧壁；206b 沟槽状凹陷的底部；208 突出物；210 周边突出物；212 插梢；214 孔洞；300 承载组件。具体实施例方式在以下描述以及附图中，本专利技术的用于承托芯片封装体的承载装置以及承载组件的实施例是以窗口球栅数组(wBGA)型的芯片封装体作为例子说明。然而，可以理解的是， 本专利技术实施例的承载装置以及承载组件也可以应用在其它类型的芯片封装体上。此外，为了达到简化附图以及说明清楚的目的，在图2-7的每个承载装置中只示出一个芯片封装体，然而，可以理解的是，本专利技术实施例的承载装置以及承载组件可用于承托多个芯片封装体。参照图2A，其示出依据本专利技术的一实施例，在承载装置200中的芯片封装体100的平面示意图。在一实施例中，芯片封装体100可以是窗口球栅数组(WBGA)型芯片封装体， wBGA型芯片封装体100具有中央区100A以及周边区100B，中央区100A上没有锡球(solder ball)存在，而周边区100B则具有锡球106形成于其上，此外，在芯片封装体100的中央区 100A还具有窗口 104形成于上。在wBGA型芯片封装体100中，具有窗口 104以及锡球106 形成于其上的表面为芯片102的主动面，芯片102的主动面还具有多个导电垫(未绘出) 形成于其上，导电垫经由导线(未绘出)电性连接至锡球106，然后导电垫与导线被铸模化合物(mold compound)覆盖，形成窗口 104。承载装置200放置在芯片封装体100底下，以承托芯片封装体100。承载装置200 具有托盘组件(tray component) 202，以及多个支撑物(support) 204形成于托盘组件202 上。支撑物204突出于托盘组件202，并且每个支撑物204分别承托各别的芯片封装体100 的中央区IOOA0参照图3A-3C，其示出依据本专利技术的各种实施例，沿着图2A的剖面线3_3，，通过承载装置200承托芯片封装体100的剖面示意图。如图3A所示，每个支撑物204具有沟槽状凹陷(trench recess) 206形成于其上，并且对应至芯片封装体100的中央区100A。在此实施例中，沟槽状凹陷206具有两个侧壁206a以及底部206b，这两个侧壁206a沿着相同方向形成，如图2A的剖面线4-4，的方向，并且这两个侧壁206a垂直于底部206b。芯片封装体 100的窗口 104位于支撑物204的沟槽状凹陷206内，并且锡球106与托盘组件202彼此间隔开来。因此，在制造与测试操作期间，承载装置200可承托芯片封装体100，用于搬送及处理芯片封装体100，并且在承载装置200移动时避免芯片封装体100受到损伤。此外，由于芯片封装体100的中央区100A被承载装置200的支撑物204承托，且其外围的锡球106 不会与承载装置200接触，因此，在最外围的锡球106与芯片102的外侧之间的空间可以减小，以满足新世代电子产品对于芯片封装体的锡球数量增加的需求。如图:3B所示，每个支撑物204具有沟槽状凹陷206形成于其上，对应至芯片封装体100的中央区100A。在此实施例中，沟槽状凹陷206具有两个侧壁206a以及底部206b， 这两个侧壁206a沿着相同方向形本文档来自技高网...

【技术保护点】
１．一种用于承托多个芯片封装体的承载装置，其中芯片封装体具有中央区以及周边区，所述中央区不具有锡球形成于其上，所述周边区具有锡球形成于其上，所述用于承托多个芯片封装体的承载装置包括：托盘组件；以及多个支撑物，设置在所述托盘组件上，其中每个支撑物承托各自的芯片封装体的中央区。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：施百胜，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：71