逻辑信号传送电路制造技术

一种逻辑信号传送电路，包含互补式金属氧化物半导体反相器、第一晶体管开关和反相器。互补式金属氧化物半导体反相器包含P型晶体管和N型晶体管，并用以反相输入信号。第一晶体管开关连接于互补式金属氧化物半导体反相器的输入端。反相器连接于P型晶体管和第一晶体管开关之间，其中当第一晶体管开关开启时，反相器关闭P型晶体管，当第一晶体管开关关闭时，反相器开启P型晶体管。

【技术实现步骤摘要】

本专利技术涉及一种电子装置，特别是涉及一种逻辑信号传送电路。
技术介绍
在一般用以传送外部逻辑信号(如时序信号)的电路中，虽然外部逻辑信号的低电压电平是固定在接地电压，但外部逻辑信号的高电压电平却会于不同情况下变动。举例而言，外部逻辑信号的高电压电平可能于1. 5V和5. OV之间的范围内变动。然而，若是外部逻辑信号的高电压电平不稳定的话，则逻辑信号传送电路之后接续的电路可能会根据不稳定的逻辑信号动作，并因此有误动作的情形。此外，当逻辑信号从低电压电平转移至高电压电平时，会因转移的过程而有大量的传输延迟(Propagation Delay)，使得逻辑信号的传输无法有效进行。
技术实现思路
本专利技术的一目的是提供一种逻辑信号传送电路，藉以解决逻辑信号传送时不稳定且具有传输延迟的问题。本专利技术的一技术方案是关于一种逻辑信号传送电路，其包含一互补式金属氧化物半导体反相器、一第一晶体管开关以及一反相器。互补式金属氧化物半导体反相器包含一 P 型晶体管以及一 N型晶体管，并用以反相一输入信号。第一晶体管开关连接于互补式金属氧化物半导体反相器的一输入端。反相器连接于P型晶体管和第一晶体管开关之间，其中当第一晶体管开关开启时，反相器关闭P型晶体管，当第一晶体管开关关闭时，反相器开启 P型晶体管。本专利技术的另一技术方案是关于一种逻辑信号传送电路，其包含一互补式金属氧化物半导体反相器、一第一晶体管开关以及一反相器。互补式金属氧化物半导体反相器包含一 P型晶体管以及一 N型晶体管，其中N型晶体管与P型晶体管串迭连接。第一晶体管开关的控制端连接于N型晶体管的栅极。反相器具有一输入端以及一输出端，输出端连接于 P型晶体管的栅极，而第一晶体管开关连接于反相器和一接地电压之间。根据本专利技术，应用前述逻辑信号传送电路不仅可于外部逻辑信号的高电压电平在 1. 5V和5. OV之间的范围内不稳定变动的情形下，将外部逻辑信号转换为所需的逻辑信号， 还可避免产生击穿电流(shoot throughcurrent)，且逻辑信号的传输甚至可因较少的传输 MiH (PropagationDelay)胃*J^iikSti。附图说明图1是依照本专利技术一实施例绘示一种逻辑信号传送电路的示意图。图2是依照本专利技术另一实施例绘示一种逻辑信号传送电路的示意图。图3是依照本专利技术又一实施例绘示一种逻辑信号传送电路的示意图。图4是依照本专利技术实施例绘示一种输入信号相对输出逻辑信号的磁滞曲线示意图。附图符号说明100,200,300 逻辑信号传送电路110:CM0S 反相器120:电流源具体实施例方式下文结合附图对所举实施例作详细说明，但所提供的实施例并非用以限制本专利技术所涵盖的范围，而结构运作的描述非用以限制其执行的顺序，任何由组件重新组合的结构， 所产生具有均等功效的装置，皆为本专利技术所涵盖的范围。其中附图仅以说明为目的，并未依照原尺寸作图。图1是依照本专利技术一实施例绘示一种逻辑信号传送电路的示意图。逻辑信号传送电路100可应用于栅极脉冲调制器(gate pulse modulator)中，并包含一互补式金属氧化物半导体(Complementary Metal OxideSemiconductor, CMOS)反相器 110、一晶体管开关 Ml以及一反相器IV1。CMOS反相器110具有一输入端IN，并用以对输入端IN所传来的一输入信号VIN作反相动作，以输出一逻辑信号VFLK或VFLKB。CMOS反相器110包含一 P型晶体管MP4A以及一 N型晶体管MN4，其中晶体管MN4串迭连接于晶体管MP4A，且其栅极连接于输入端IN。晶体管开关Ml具有一控制端，其连接于输入端IN和晶体管MN4的栅极，因而由输入信号VIN所控制。反相器IVl连接于晶体管MP4A和晶体管开关Ml之间，且亦具有一输入端和一输出端，其输出端连接于晶体管MP4A的栅极。晶体管开关Ml则是连接于反相器IVl的输入端和一接地电压GND之间。于操作上，当晶体管开关Ml开启时，反相器IVl关闭晶体管MP4A，而当晶体管开关 Ml关闭时，反相器IVl开启晶体管MP4A。具体而言，当输入信号VIN发出至输入端IN(或晶体管MN4的栅极)而具有高电平(如介于1. 5V和5. 0V)时，晶体管开关Ml由输入信号VIN所开启，反相器IVl的输入端经由晶体管开关Ml拉降至接地电压GND(低电平)，且反相器IVl的输出端拉升至一电源电压VDD (高电平)，以关闭晶体管MP4A。因此，晶体管MN4由输入信号VIN所开启，以将 CMOS反相器110的输出端OUT拉降至接地电压GND。另一方面，当输入信号VIN发出而具有低电平(如接地电压)时，晶体管开关Ml 是由输入信号VIN所关闭，反相器IVl的输入端经由例如晶体管M5拉升至VDD (高电平)， 而反相器IVl的输出端拉降至接地电压(低电平)，以开启晶体管MP4A，使得CMOS反相器 110的输出端OUT经由例如电流源120拉升至VDD(高电平)，其中电流源120连接于电压 VDD和晶体管MP4A之间，且可由一晶体管MP4来实现，晶体管MP4由低电平电压VSS控制而持续开启。如此一来，晶体管MN4便可由输入信号VIN来关闭。值得注意的是，当输入信号VIN的电压电平增加而于达到一最大值之前(亦即，由低电平转移至达到高电平之前)，例如达到晶体管开关Ml的临界电压(如0. 7V)，使得晶体管开关Ml开启时，反相器IVl的输入端经由晶体管开关Ml立即拉降至接地电压GND，反相器IVl的输出端立即拉升至电压VDD，以关闭晶体管MP4A，且晶体管MN4由输入信号VIN开启。因此，即使输入信号VIN的高电压电平不稳定地于1. 5V和5. OV之间变动，逻辑信号传送电路100仍可将输入信号VIN转换为所需的逻辑信号。再者，由于输入信号VIN的电压电平自低电平转移至高电平，实质上需要一段时间，造成逻辑信号传送电路100中的传输延迟，因此可藉由输入信号VIN的电压电平增加而达到高电平之前，晶体管开关Ml开启的情形下，反相器IVl的输入端经由晶体管开关Ml立即拉降至接地电压GND，而后反相器IVl的输出端立即拉升至电压VDD以关闭晶体管MP4A， 使得传输延迟的时间因此减少。如此一来，便可避免CMOS反相器110进行切换时所产生的击穿电流(shoot through current)，且逻辑信号的传输可因较少的传输延迟而有效进行。在本实施例中，逻辑信号传送电路100还可包含一启始晶体管MENI，其具有一控制端，用以接收一启始信号PGB，并连接于晶体管MN4的栅极和接地电压GND之间。具体而言，当逻辑信号传送电路100尚未稳定操作时，启始信号PGB发出而开启晶体管MENI，以使 CMOS反相器110无法操作，藉以设定CMOS反相器110和接续电路的初始状态。在本实施例中，逻辑信号传送电路100还可包含一静电放电(ESD)晶体管ME，其中晶体管ME具有一控制端，用以接收由启始信号PGB反相而得的一信号PG，并连接于晶体管 MN4的栅极和用以接收外部逻辑信号VFLK_IN的输入节点之间。晶体管ME由信号PG所控制，以进行静电放电的操作，并传送逻辑信号VFLK_IN作为输入信号VIN。图2是依照本专利技术另一本文档来自技高网...

【技术保护点】
１．一种逻辑信号传送电路，包含：一互补式金属氧化物半导体反相器，包含一Ｐ型晶体管以及一Ｎ型晶体管，并用以反相一输入信号；一第一晶体管开关，连接于该互补式金属氧化物半导体反相器的一输入端；以及一反相器，连接于该Ｐ型晶体管和该第一晶体管开关之间，其中当该第一晶体管开关开启时，该反相器关闭该Ｐ型晶体管，当该第一晶体管开关关闭时，该反相器开启该Ｐ型晶体管。

【技术特征摘要】
1.一种逻辑信号传送电路，包含一互补式金属氧化物半导体反相器，包含一 P型晶体管以及一 N型晶体管，并用以反相一输入信号；一第一晶体管开关，连接于该互补式金属氧化物半导体反相器的一输入端；以及一反相器，连接于该P型晶体管和该第一晶体管开关之间，其中当该第一晶体管开关开启时，该反相器关闭该P型晶体管，当该第一晶体管开关关闭时，该反相器开启该P型晶体管。2.如权利要求1所述的逻辑信号传送电路，其中当该输入信号发出而具有高电平时， 该N型晶体管由该输入信号开启，以将该互补式金属氧化物半导体反相器的一输出端拉降至一接地电压。3.如权利要求2所述的逻辑信号传送电路，其中当该输入信号发出而具有低电平时， 该第一晶体管开关由该输入信号关闭，使得该P型晶体管开启而将该互补式金属氧化物半导体反相器的该输出端拉升至一电源电压。4.如权利要求1所述的逻辑信号传送电路，其中当该输入信号的电压电平增加而于达到一最大值之前使得该第一晶体管开关开启时，该反相器的一输入端经由该第一晶体管开关拉降至一接地电压，且该反相器的一输出端拉升至一电源电压。5.如权利要求1所述的逻辑信号传送电路，还包含一第二晶体管开关，连接于该第一晶体管开关和该反相器的一输入端之间，且由该输入信号控制。6.如权利要求5所述的逻辑信号传送电路，其中当该输入信号的电压电平增加而于达到一最大值之前使得该第一晶体管开关和该第二晶体管开关开启时，该反相器的该输入端经由该第一晶体管开关和该第二晶体管开关拉降至一接地电压，且该反相器的一输出端拉升至一电源电压。7.如权利要求5所述的逻辑信号传送电路，还包含一磁滞晶体管，用以赋予该逻辑信号传送电路一磁滞特性。8.如权利要求7所述的逻辑信号传送电路，其中该磁滞晶体管与该第二晶体管开关串迭连接，该磁滞晶体管与该第一晶体管开关并联相接。9.如权利要求8所述的逻辑信号传送电路，其中该磁滞晶体管是由该反相器所控制。10.如权利要求1所述的逻辑信号传送电路，还包含一启始晶体管，用以启始该互补式金属氧化物半导体反相器。11.一种逻辑信号传送电路，包含一互补式金属氧化物半导体反相器，包含一 P型晶体管以及一 N型晶体管，该N型晶体管与该P型晶体管串迭连接；一第一晶体管开关，该第一晶体管开关的控制端连接于该N型晶体管的栅...

【专利技术属性】
技术研发人员：李秋平，
申请(专利权)人：原景科技股份有限公司，
类型：发明
国别省市：71