半导体器件、半导体器件制造方法以及电子装置制造方法及图纸

本发明专利技术涉及半导体器件、半导体器件制造方法以及电子装置。所述半导体器件包括：第一半导体芯片，在所述第一半导体芯片的一个表面上形成有电子电路部和第一连接部；第二半导体芯片，在所述第二半导体芯片的一个表面上形成有第二连接部，所述第二半导体芯片安装在所述第一半导体芯片上，且所述第一连接部与所述第二连接部通过凸块彼此连接；坝体，所述坝体形成在所述第二半导体芯片的外缘的一部分上并填充所述第一半导体芯片与所述第二半导体芯片间的间隔，所述外缘的所述一部分位于形成有所述电子电路部的区域侧；以及底部填充树脂层，它填充在所述间隔中，所述坝体防止所述底部填充树脂层从所述第二半导体芯片的所述外缘向所述电子电路部侧突出。

【技术实现步骤摘要】

本专利技术涉及半导体器件、半导体器件制造方法以及电子装置，具体地，涉及通过将第二半导体芯片安装在设有电子电路部(例如固体摄像元件部)的第一半导体芯片上而封装得到的半导体器件、该半导体器件的制造方法以及设置有该半导体器件的电子装置。
技术介绍
称为“芯片堆叠(chip-on-chip，CoC)封装件”的封装结构已被投入实际应用，该封装结构包含有多个层叠起来并密封在一个封装件内的半导体芯片，以便实现半导体器件的小型化、高功能性等。CoC封装件也适用于例如将存储器元件与处理器元件层叠起来而得到的结构，并且，在CoC封装件的作为系统级封装(System in Package, SIP)型半导体器件的实际应用上已经取得了进展。例如，当如同日本专利特许公报第2008-192815号(下文中称为专利文献1)中那样用CoC封装件形成SIP时，主要考虑的是将倒装芯片连接(flip chip connection)应用于上部半导体芯片与下部半导体芯片之间的连接。在将倒装芯片连接应用于CoC封装件中的半导体芯片之间的连接的情况下，将第一半导体芯片(下段侧半导体芯片)安装在设有外部连接端子等的布线板上。第二半导体芯片(上段侧半导体芯片)以倒装芯片连接的方式安装至第一半导体芯片。也就是说，通过将设置在第一半导体芯片的上表面上的凸块电极与设置在第二半导体芯片的下表面上的凸块电极彼此连接起来，来形成第一半导体芯片与第二半导体芯片间的电连接及机械连接。另外，向第一半导体芯片与第二半导体芯片间的间隔中填充了底部填充树脂层 (underfill resin layer)以提高连接可靠性等。例如，日本专利特许公报第2005-276879号、日本专利特许公报第2008-252027号和日本专利特许公报第2008-124140号(下文中分别称为专利文献2、专利文献3和专利文献4)公开了这样的技术在CoC封装件的第一半导体芯片与第二半导体芯片间的间隔被填充有底部填充树脂层的结构情况下，形成坝体来阻止底部填充树脂层的流动。上述坝体主要用来在第二半导体芯片安装区域的外周部处防止由于底部填充树脂层流入到形成于第一半导体芯片上的电子电路部(诸如Al电极等)中而造成的树脂污染。在上述构造而成的CoC封装件中，当进行树脂硬化反应时，从底部填充树脂层的形成于第二半导体芯片的外周部处的倒角会散发出反应气体。在专利文献1 4中，当缩短了诸如Al电极等电子电路部与上部半导体芯片间的距离以便使CoC封装件小型化时，上述气体就会污染诸如Al电极等电子电路部。于是，出现了引线接合不良以及可靠性劣化，这样就难以使CoC封装件小型化。另外，在下部半导体芯片上形成有固体摄像元件部的情况下，即使当固体摄像元件部与上部半导体芯片之间形成有坝体时，从上述底部填充树脂层的倒角散发出的反应气体仍会污染固体摄像元件部，因此使摄像特性劣化。另外，目前正在研究这样的半导体器件该半导体器件中，在玻璃基板或类似基板上形成有新布线，并且设有固体摄像部的半导体芯片是处于倒装芯片连接的状态。为了防止用于保护凸块电极的树脂污染固体摄像部的光接收面，正在研究在凸块电极与设有固体摄像部的半导体芯片之间形成坝体的技术。然而，参照日本专利特许公报第2007-533131号、日本专利特许公报第 2002-118207号和日本专利特许公报Hei 06-204442号(下文中分别称为专利文献5、专利文献6和专利文献7)等，示出了仅在玻璃基板侧形成有由树脂制成的坝体，并且示出了在形成有固体摄像部的半导体芯片侧存在着密封性方面的问题。另外，该技术本质上只能在层叠的半导体芯片或者设有固体摄像部的半导体芯片的外周部中形成凸块电极。另外，在专利文献6和专利文献7所公开的半导体器件中，在Al电极侧没有形成坝体，因此Al电极很可能会被污染。
技术实现思路
需要解决的问题是当形成在下部半导体芯片上的电子电路部与上部半导体芯片间的距离缩短时，从位于上部半导体芯片与下部半导体芯片间的底部填充树脂层的倒角散发出的反应气体会污染电子电路部。因此，难以通过缩短上部半导体芯片与形成在下部半导体芯片上的电子电路部间的距离来实现半导体器件的小型化和高度集成化。本专利技术一个实施方案提供了一种半导体器件，其包括第一半导体芯片，所述第一半导体芯片设有电子电路部和第一连接部，所述电子电路部至少形成在所述第一半导体芯片的一个表面上，所述第一连接部形成在与形成有所述电子电路部的所述表面相同的表面上；第二半导体芯片，所述第二半导体芯片设有第二连接部，所述第二连接部形成在所述第二半导体芯片的一个表面上，所述第二半导体芯片安装在所述第一半导体芯片上，且所述第一连接部与所述第二连接部通过凸块彼此连接；坝体，所述坝体用于填充所述第一半导体芯片与所述第二半导体芯片间的间隔，且形成在所述第二半导体芯片的外缘的至少一部分上，所述第二半导体芯片的所述外缘的所述至少一部分位于形成有所述电子电路部的区域侧；以及底部填充树脂层，所述底部填充树脂层填充在所述第一半导体芯片与所述第二半导体芯片间的所述间隔中，所述坝体防止所述底部填充树脂层从所述第二半导体芯片的所述外缘向所述电子电路部侧突出。在本专利技术上述实施方案的半导体器件中，设有第二连接部(所述第二连接部形成在所述第二半导体芯片的一个表面上)的第二半导体芯片安装在设有电子电路部(所述电子电路部至少形成在所述第一半导体芯片的一个表面上)和第一连接部(所述第一连接部形成在与形成有所述电子电路部的所述表面相同的表面上)的第一半导体芯片上，所述第一半导体芯片与所述第二半导体芯片通过凸块在所述第一连接部和所述第二连接部处彼此连接。在此情况下，在所述第二半导体芯片的外缘的至少一部分上形成了用于填充所述第一半导体芯片与所述第二半导体芯片间的间隔的坝体，所述第二半导体芯片的所述外缘的所述至少一部分位于形成有所述电子电路部的区域侧。在所述第一半导体芯片与所述第二半导体芯片间的所述间隔中填充了底部填充树脂层，所述坝体防止所述底部填充树脂层从所述第二半导体芯片的所述外缘向所述电子电路部侧突出。另外，本专利技术另一实施方案提供了一种半导体器件制造方法，所述方法包括如下步骤至少在第一半导体芯片的一个表面上形成电子电路部，并且在与形成有所述电子电路部的所述表面相同的表面上形成第一连接部；在第二半导体芯片的一个表面上形成第二连接部；将所述第二半导体芯片安装在所述第一半导体芯片上，且使所述第一连接部与所述第二连接部通过凸块彼此连接；在所述第二半导体芯片的外缘的至少一部分上形成用于填充所述第一半导体芯片与所述第二半导体芯片间的间隔的坝体，所述第二半导体芯片的所述外缘的所述至少一部分位于形成有所述电子电路部的区域侧；以及形成底部填充树脂层，所述底部填充树脂层填充在所述第一半导体芯片与所述第二半导体芯片间的所述间隔中，所述坝体防止所述底部填充树脂层从所述第二半导体芯片的所述外缘向所述电子电路部侧突出。在本专利技术上述实施方案的半导体器件制造方法中，至少在第一半导体芯片的一个表面上形成了电子电路部，并且在与形成有所述电子电路部的表面相同的表面上形成了第一连接部。另外，在第二半导体芯片的一个表面上形成了第二连接部。接着，将所述第二半导体芯片安装到所述第一半导体芯片上，且通过凸块使本文档来自技高网...

【技术保护点】
１．一种半导体器件，其包括：第一半导体芯片，所述第一半导体芯片设有电子电路部和第一连接部，所述电子电路部至少形成在所述第一半导体芯片的一个表面上，所述第一连接部形成在与形成有所述电子电路部的所述表面相同的表面上；第二半导体芯片，所述第二半导体芯片设有第二连接部，所述第二连接部形成在所述第二半导体芯片的一个表面上，所述第二半导体芯片安装在所述第一半导体芯片上，且所述第一连接部与所述第二连接部通过凸块彼此连接；坝体，所述坝体用于填充所述第一半导体芯片与所述第二半导体芯片间的间隔，且形成在所述第二半导体芯片的外缘的至少一部分上，所述第二半导体芯片的所述外缘的所述至少一部分位于形成有所述电子电路部的区域侧；以及底部填充树脂层，所述底部填充树脂层填充在所述第一半导体芯片与所述第二半导体芯片间的间隔中，所述坝体防止所述底部填充树脂层从所述第二半导体芯片的所述外缘向所述电子电路部侧突出。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：胁山悟，尾崎裕司，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP