具有晶圆尺寸贴片的封装方法技术

本发明专利技术公开了一种具有晶圆尺寸贴片的封装方法，其特点是，包括：一晶圆，所述晶圆具有晶圆顶部及晶圆底部，在所述晶圆顶部制作出数个芯片，并且在所述晶圆顶部的芯片之间设有凹槽区域，所述凹槽区域将数个芯片划分为各个芯片单元，每个芯片单元的表面设有芯片顶部接触区；一贴片，所述贴片设有与晶圆上的各个芯片单元对应的区域，在每个区域中，所述贴片具有多个贴片接触区及贴片连筋，所述贴片连筋设置在凹槽区域内；一塑封体塑封晶圆顶部、芯片及贴片，最后需对整个封装体进行晶圆底部研磨或切割露出芯片电极以及切割封装体。本发明专利技术简化了封装的工艺流程，减小了芯片的封装体积，降低了封装成本，提高了芯片的散热性能。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装方法，尤其涉及一种。
技术介绍
半导体制作过程中，通常在一个晶圆上制作多个电路结构，然后切割晶圆，将晶圆划分各个芯片，再将各个芯片通过贴片焊接等封装工艺连接至基板上，用于各种产品的生产制作。如中国专利公开号CN 1945805A中，披露了一种半导体封装方法，其包括以下步骤首先，提供具有第一表面以及第二表面的线路基板。接着，在线路基板的第一表面上形成无溶剂型双阶热固性化合物。然后，将无溶剂型双阶热固性化合物部分固化，以于线路基板的第一表面上形成无溶剂型B阶粘着层。此后，利用B阶粘着层将芯片粘附到线路基板的第一表面上。之后，将芯片电连接到线路基板，然后形成密封材料以密封住芯片。该专利技术也提供一种能应用于上述封装方法的载体。又如中国专利公开号CN1713362A中，公开了一种半导体封装构造及其制造方法。 该半导体封装构造，主要包含一基板以及一半导体元件以及覆晶连接的方式设置在基板上。本专利技术的半导体封装构造包含一连接结构设置在半导体元件与基板之间并且仅沿着半导体元件底面的边缘延伸，用以将半导体元件固接在基板，其中该连接结构由一胶粘剂固化而形成。该连接结构具有固接及支撑功能，还能减少半导体元件与基板间的应力，使封装构造结构不至受到高应力影响而剥离。该半导体封装方法，将一半导体元件置于一基板上； 将半导体元件以覆晶连接方式连接在基板；将一胶粘剂沿着半导体晶片封装构造底面边缘涂布，在半导体元件底面边缘与基板间形成至少一胶粘结构；以及固化该胶粘结构，藉此进一步将半导体元件固定在基板。上述现有技术的封装首先在晶圆上切割得到半导体元件之后，再将各个半导体元件设置在基板上，通过引线引出半导体元件电极，然后塑封半导体元件。该封装一开始就对晶圆进行切割，然后进行半导体元件电极的连接及封装，其工序繁多，并且对各个半导体元件的单独封装使封装的体积增大，封装的成本增加；此外半导体元件的电极包覆在封装内， 使得半导体元件的散热性能变差。
技术实现思路
本专利技术的目的是提供一种晶圆尺寸的贴片封装方法，该封装方法通过晶圆尺寸的贴片引出晶圆上各个芯片的顶部电极，然后对晶圆尺寸模压封装，接着通过晶圆底部研磨暴露出晶圆芯片的底部电极，最后进行切割，简化了封装的工艺流程，减小了芯片的封装体积，降低了封装成本；芯片的电极暴露在封装体外，提高了芯片的散热性能，此外，晶圆底部研磨降低了芯片的衬底电阻，贴片式的内部互联使芯片的性能更加稳定可靠。为了达到上述目的，本专利技术的技术方案是，其特点是，包括提供一晶圆，所述晶圆具有晶圆顶部及晶圆底部，在所述晶圆顶部形成数个芯片， 并且在所述晶圆顶部的芯片之间设有与芯片对应的凹槽区域，每个芯片的表面设有数个芯片顶部电极接触区；提供一贴片，所述贴片设有与晶圆上的各个芯片对应的区域，在每个区域中，所述贴片具有与所述芯片顶部电极接触区对应的数个贴片接触区，并且所述贴片还具有与贴片接触区连接的贴片连筋，所述贴片连筋向下成长方体凸条；将贴片接触区与芯片顶部电极接触区连接，同时将贴片连筋设置在晶圆的凹槽区域内； 提供一塑封体塑封晶圆顶部、芯片及贴片。上述的，其中，还包括减薄晶圆底部直到晶圆底面与设置在晶圆的凹槽区域内的贴片连筋底面在同一平面。上述的，其中，还包括在晶圆底面制作底部电极接触区。上述的，其中，还包括切割整个塑封晶圆，得到各个芯片的塑封体。上述的，其中，至少一个顶部电极接触区成型分为若干个分区。上述的，其中，至少一个贴片接触区成型分为若干个分区。，其中，包括以下步骤步骤1 提供一晶圆，在晶圆上制作多个芯片，所述多个芯片具有数个顶部电极接触区及底部电极接触区；步骤2 在晶圆上刻蚀多个凹槽区域；步骤3 提供一贴片，所述贴片包括多个贴片接触区及与贴片接触区连接的多个贴片连筋，将贴片接触区与芯片电极接触区粘接，同时将贴片连筋设置在晶圆的凹槽区域内；步骤4 塑封体模压封装晶圆顶部、芯片及贴片；步骤5 对晶圆底部进行减薄，制作芯片底部接触区的电极；步骤6 对塑封多个芯片的整个塑封体进行切割，得到各个芯片的塑封体。上述的，其中，步骤5还包括以下步骤步骤5. 1 在晶圆底部进行金属堆积；步骤5. 2 对晶圆底部进行掩膜刻蚀，从而保护晶圆底部露出的芯片电极。上述的，其中，在步骤3中，所述贴片还包括贴片框架，所述贴片框架将贴片区分为与晶圆上的每个芯片相对应的各个区域。上述的，其中，在步骤1中，还包括在每个芯片上电镀形成多个芯片顶部电极接触区。上述的，其中，在步骤3中，所述多个贴片接触区与多个芯片电极接触区对应设置，多个贴片接触区通过导电粘接材料与其对应的多个芯片电极接触区粘接在一起，并通过贴片连筋延伸出芯片顶部接触区的电极。上述的，其中，在步骤6中，减薄晶圆底部露出的芯片底部接触区的电极与贴片连筋的底面在同一平面上。上述的，其中，所述的芯片为具有顶部接触区及底部接触区的功率半导体场效应晶体管，所述芯片的底部接触区的电极为漏极，所述芯片的顶部接触区的电极分别为源极及栅极，所述源极及栅极都通过贴片连筋延伸出来，从而使芯片的源极、栅极及漏极在同一平面上。上述的，其中，所述凹槽区域将多个芯片划分为各个芯片单元。本专利技术具有晶圆尺寸贴片的封装及其制作方法由于采用上述技术方案，使之与现有技术相比，具有以下优点和积极效果1、本专利技术由于首先在晶圆上对各个芯片进行贴片，然后进行封装及晶圆上各个芯片的分割，简化了工艺步骤，节省了封装材料，降低了封装成本。2、本专利技术由于通过晶圆尺寸的贴片导电连接晶圆上各个芯片的顶部电极，并通过设置在晶圆凹槽内的贴片连筋引出芯片的顶部电极，使芯片的电极在芯片尺寸的面积上共面，减小了芯片封装的尺寸。3、本专利技术由于最后通过切割或研磨晶圆底部的方式暴露芯片的电极，一方面，减小了晶圆衬底的厚度，降低了芯片的衬底电阻，另一方面由于芯片的电极暴露在封装体外， 提高了芯片的散热性能。附图说明参考所附附图，以更加充分的描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。图IA为本专利技术晶圆结构的侧视图。图IB为本专利技术晶圆结构的正面视图。图2A为本专利技术贴片结构的上表面视图。图2B为本专利技术贴片结构的下表面视图。图3A为本专利技术中将贴片设置在晶圆顶部的上表面视图。图3B为本专利技术中将贴片设置在晶圆顶部的侧视图。图4为本专利技术塑封晶圆顶部的芯片及贴片的侧视图。图5为本专利技术经晶圆底部研磨后的塑封体的侧视图。图6为本专利技术经晶圆底部研磨后的塑封体下表面视图。图7为本专利技术经切割后得到的单个芯片的封装结构上表面视图。图8为本专利技术经切割后得到的单个芯片的封装结构下表面视图。图9为本专利技术制作方法的流程图。具体实施例方式本专利技术提供一种具有晶圆尺寸贴片的封装，包括一晶圆1、一贴片2及一塑封体3。如图1A、1B所示分别为晶圆的侧视图及晶圆的顶部正视图，晶圆1具有晶圆顶部 11及晶圆底部12。在晶圆顶部11制作出数个芯片111，并且晶圆顶部11的芯片111之间设有凹槽区域112，每一个芯片111对应一个凹槽区域112，相邻凹槽区域之间可相隔断，也可延伸连接。在一个优选的实施例中，凹槽区域112在芯片111之间的纵横两个方向将数个芯片111划分为各个芯片单元。在另一个优选的实施例中，凹槽区域112只设在一个方向(未在图中显示)本文档来自技高网...

【技术保护点】
１．具有晶圆尺寸贴片的封装方法，其特征在于，包括：提供一晶圆，所述晶圆具有晶圆顶部及晶圆底部，在所述晶圆顶部形成数个芯片，并且在所述晶圆顶部的芯片之间设有与芯片对应的凹槽区域，每个芯片的表面设有数个芯片顶部电极接触区；提供一贴片，所述贴片设有与晶圆上的各个芯片对应的区域，在每个区域中，所述贴片具有与所述芯片顶部电极接触区对应的数个贴片接触区，并且所述贴片还具有与贴片接触区连接的贴片连筋，所述贴片连筋向下成长方体凸条；将贴片接触区与芯片顶部电极接触区连接，同时将贴片连筋设置在晶圆的凹槽区域内；提供一塑封体塑封晶圆顶部、芯片及贴片。

【技术特征摘要】

【专利技术属性】
技术研发人员：龚玉平，
申请(专利权)人：万国半导体开曼股份有限公司，
类型：发明
国别省市：IN