【技术实现步骤摘要】
本技术涉及集成电路领域，特别涉及一种消除芯片的输入端带有上拉电阻静态功耗的电路。
技术介绍
在一些集成电路中，需要将某些输入端加上上拉电阻，以便确定这些输入端在工作时的初始状态，或减少外部的干扰。在实际应用时，普通的上拉电阻结构会消耗一定的静态功耗。首先，当外部驱动电路给输入管脚加低电平时会形成片内电源、上拉电阻到地的直流通路，因而在上拉电阻上消耗一定的静态功耗；其次，即使外部驱动电路给输入管脚加高电平，而当其电压值与片内的电源电压不一致时，也会在上拉电阻上存在静态电流。通常上拉电阻的阻值在IK至几十K欧姆之间。假设电源电压为5V，那么每个管脚上的上拉电阻的电流最高可近达5mA。如果一个芯片有多个带上拉电阻的输入端，且都由外部低电平驱动时，消耗的功耗将非常大，这在一些要求低功耗应用的系统，尤其在电池供电的情况下是难以接受的。
技术实现思路
针对上述现有技术的不足，本技术要解决的技术问题是可消除上拉电阻静态功耗的电路。为解决上述技术问题，本技术采用如下技术方案一种芯片输入端上拉电阻的静态功耗消除电路，其包括一作为上拉电阻的NMOS 管，所述NMOS管串联在芯片内电源及...
【技术保护点】
１．一种芯片输入端上拉电阻的静态功耗消除电路，其特征在于：其包括一作为上拉电阻的ＮＭＯＳ管，所述ＮＭＯＳ管串联在芯片内电源及芯片输入端口之间，所述ＮＭＯＳ管的栅极与一控制电路的输出端连接，所述芯片输入端口与控制电路的一个或多个输入端连接，所述控制电路还设有一与芯片内上电复位信号连接的输入端，当所述上电复位信号为低电平时，所述控制电路控制所述ＮＭＯＳ管导通，当所述芯片输入端口为低电平时，所述控制电路控制所述ＮＭＯＳ管截止。
【技术特征摘要】
【专利技术属性】
技术研发人员：韩兴成，韩雨亭，
申请(专利权)人：苏州聚元微电子有限公司，
类型：实用新型
国别省市：32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。