本发明专利技术公开了一种基于查找表算法的菱形冗余填充寄生电容提取方法，它属于微电子技术领域，主要解决现有提取工具处理速度慢和简化模型计算精度低的问题。其实现步骤是：首先提出四个能够完全描述菱形冗余金属填充模式的参数；基于该组参数，建立与菱形冗余金属填充模式寄生电容相关的四维查找表；利用该查找表，通过查表和插值计算两步，快速而准确的提取出特定菱形冗余金属填充实例的寄生电容。本发明专利技术具有应用范围广，计算速度快的优点，可用于集成电路设计过程中的寄生参数提取和芯片性能优化。
【技术实现步骤摘要】
本专利技术属于微电子
，涉及超大规模集成电路寄生工艺参数提取领域，特 别是涉及一种菱形冗余填充寄生电容提取方法，可用于集成电路设计过程中的寄生参数提 取和性能优化。
技术介绍
在超大规模集成电路制造流程中，化学机械抛光CMP技术已经成为层间电介质平 坦化的主要技术，随着制造技术的发展，CMP也被广泛应用于浅槽隔离工艺和大马士革工 艺。今天所采用的先进的光刻工艺对局部以及全局的平坦度提出了非常高的要求，尽管CMP 技术具有相对良好的平坦性，但是由于下层版形密度不均勻，仍然会导致抛光后电介 质的厚度变化不均勻，并且这一问题随着电路性能要求的日益提高、晶圆尺寸和管芯尺寸 的日益增大而变得越来越尖锐。为了使化学机械抛光的效果能够达到光刻工艺的要求，要求在化学机械抛光的过 程中版图的区域密度为恒定的值，通常采用在版形中插入冗余的金属填充图形的方法 以达到使密度均勻化的目的。冗余金属填充平坦化技术是采用额外的金属图形来使版图密 度区域趋于平均化的工艺技术，该技术通过向版图上的空白区域填入冗余金属以补偿版图 本身疏密不均的状况，被填入的冗余金属可以接地也可以悬空。然而冗余金属填充的广泛 应用在提高平坦度的同时在时序方面带来了新的问题。冗余金属填充会使互连线的电容增 大，Sinha 在“Impact of modern process technologies on the electricalparameters of interconnects Proceedings of the 20th InternationalConference on VLSI Design”一文中指出冗余金属填充可使关键线网的总电容最多增加到2. 6倍。互连电容的 增加将会在延迟、串扰、功耗等方面产生重要的影响，对于这种情况Hung在专利“Diamond metal-f i 1 ledpatterns achieving low parasitic coupling capacitance，，中冗余金属填充模式，能够在满足密度均一化要求的同时减少引入的额外电容。一般情况下，冗余金属填充是在流片阶段进行的工艺流程，所以应当在芯片设计 阶段就对冗余金属填入引起的电容增量作充分的考虑，否则会增加时序计算中的不确定 性。并且应当在设计中针对这一效应为各项参数预先留下合适的余量，否则可能会导致芯 片功能退化或者彻底失效。当前的电容提取工具对互连电容进行计算时采用的电容模型以及计算过程均较 为复杂，在计算处理大量互连图形数据时耗费的计算时间较长。这会延长电路设计时间不 利于设计周期的缩短，增加设计成本。为了方便快速的计算寄生冗余电容增量，提出了若干种粗略提取寄生电容的简化 模型。Kurokawa 在文章“Efficient capacitance extractionmethod for interconnects With dummy fills”中给出一种忽略冗余填充宽度的电容计算模型。在该模型中计算冗余 电容时近似的将冗余填充区域简化成整块金属处理，因为电容器两极板间的等效距离等于 实际距离减去悬空金属厚度，所以两条互连线之间的有效介质宽度等于实际间距减去冗余填充宽度，如图1所示。Kim Y 在 “Simple and accurate models for capacitance increment dueto metal fill insertion Proceedings of Asia and South Pacific DesignAutomation Conference” 一文中提出了另一种更加精确地简化模型，这种简化模型在计算耦合长度时， 将填充区域和未被填充区域的介质宽度分别计算，填充区域的介质宽度等于互连间距减去 冗余金属的宽度；未被填充部分的互连间距等于互连宽度。在最终计算结果中，将总电容看 做这两部分电容的并联来处理，如图2所示。这两种模型的局限性在于只适用于处理较为简单的填充图形，而不适用与计算复 杂冗余金属填充图形的寄生电容，如菱形冗余金属填充图形。第一种模型简化程度较高，与 实际计算结果偏差较大，第二种模型没有考虑电容的边缘效应，也会产生较大的误差。虽 然这些模型通过对实际互连模型的简化减小计算复杂度，提高计算效率。但它们只适合在 精度要求不高的情况下对较为简单的冗余金属图形进行计算。随着集成电路制造技术的发 展，在深亚微米工艺条件下，各种深亚微米效应使得上述几种电容计算方法与实际电容增 量的偏差不断增大。这些模型的不精确性给电路设计带来新的困难。
技术实现思路
本专利技术的目的在于克服上述已有技术的不足，提出一种基于查找表算法的菱形冗 余填充寄生电容提取方法，以提高计算精度，实现菱形填充模式冗余电容的精确提取，满足 目前集成电路设计所面临的更为苛刻的要求。实现本专利技术目的的技术思路是首先建立一组能够完全描述菱形填充模式且参数 尽量少的参数组，然后根据参数组中的关键参数建立查找表，利用此查找表以一种科学的 插值算法计算即可得到较为精确的冗余电容值。其具体实现步骤包括如下(1)将缓冲距离BS，填充宽度W，填充块边长L，填充块间距D四个关键参数作为完 全描述菱形冗余填充模式的参数集合；(2)建立以上述四个参数为输入的四维查找表.2a)将填充宽度W、缓冲距离BS、填充块边长H以及填充块间距D这4个参数构成 的4维参数空间，按照集成电路制造工艺节点和结果精度所要求的采样间隔划分成栅格， 并对栅格编号；2b)对每个栅格点，利用电容提取工具获得其对应的寄生电容值；2c)依照栅格编号顺序将栅格点对应的电容值和参数集合分别存入数组中，形成 查找表；(3)根据查找表使用插值方法计算寄生电容值3a)对于任意一输入向量Ov b0, h0, d0)分别将其坐标元素对采样间隔取整得到对应的四维输入标志点 許(r, t, s, u)，klmn其中(w，b，h，d)表示参数空间坐标值，k、l、m、n分别表示w、b、h、d的釆样间隔；3b)对于任一栅格，设其 16 个格点分别为:c(w，b，h，d)、c(w+k，b，h，d)、c(w，b+l， h，d)、c (w，b，h+m，d)、c (w，b，h，d+n)、c (w+k，b+1，h，d)、c (w+k，b，h+m，d)、c (w+k，b，h， d+n)、c (w，b+1, h+m, d)、c (w，b+1, h，d+n)、c (w，b，h+m, d+n)、c (w+k, b+1, h+m, d)、c (w，b+1,h+m, d+n)、c (w+k, b, h+m, d+n)、c (w+k, b+1, h, d+n)、c (w+k, b+1, h+m, d+n),从 16 个格点中 固定选取格点c(w，b，h，d)作为栅格标志点；3c)计算输入点对应的栅格标志点坐标为(r · k，t · 1，s · m，u · η)，根据采样间 隔计算其余15个栅格点的坐标，即可查找到输入向量对应的栅格；3d)设输入向量为Ov b0, h0, (Ici)，其所对应栅格的栅格点为Ai,栅格点对应的电 容空间的容值分别为Ci,其中i = 0，1··· 15 ；W、B、H、D四条坐标轴的采样间隔分别为k、1本文档来自技高网...
【技术保护点】
一种基于查找表算法的菱形冗余填充寄生电容提取方法，包括如下步骤：（１）将缓冲距离ＢＳ，填充宽度Ｗ，填充块边长Ｌ，填充块间距Ｄ四个关键参数作为完全描述菱形冗余填充模式的参数组；（２）建立以上述四个参数为输入的四维查找表：２ａ）将填充宽度Ｗ、缓冲距离ＢＳ、填充块边长Ｈ以及填充块间距Ｄ这４个参数构成的４维参数空间，按照集成电路制造工艺节点和结果精度所要求的采样间隔划分成栅格，并对栅格编号；２ｂ）对每个栅格点，利用电容提取工具获得其对应的寄生电容值；２ｃ）依照栅格编号顺序将栅格点对应的电容值和参数组分别存入数组中，形成查找表；（３）根据查找表使用插值方法计算寄生电容值：３ａ）对于任意一输入向量（ｗ↓［０］，ｂ↓［０］，ｈ↓［０］，ｄ↓［０］）分别将其坐标元素对采样间隔取整得到向量：（ｗ↓［０］／ｋ，ｂ↓［０］／ｌ，ｈ↓［０］／ｍ，ｄ↓［０］／ｎ）＝（ｒ，ｔ，ｓ，ｕ），其中（ｗ，ｂ，ｈ，ｄ）表示参数空间坐标值，ｋ、ｌ、ｍ、ｎ分别表示ｗ、ｂ、ｈ、ｄ的采样间隔；３ｂ）对于任一栅格，设其１６个格点分别为：ｃ（ｗ，ｂ，ｈ，ｄ）、ｃ（ｗ＋ｋ，ｂ，ｈ，ｄ）、ｃ（ｗ，ｂ＋ｌ，ｈ，ｄ）、ｃ（ｗ，ｂ，ｈ＋ｍ，ｄ）、ｃ（ｗ，ｂ，ｈ，ｄ＋ｎ）、ｃ（ｗ＋ｋ，ｂ＋ｌ，ｈ，ｄ）、ｃ（ｗ＋ｋ，ｂ，ｈ＋ｍ，ｄ）、ｃ（ｗ＋ｋ，ｂ，ｈ，ｄ＋ｎ）、ｃ（ｗ，ｂ＋ｌ，ｈ＋ｍ，ｄ）、ｃ（ｗ，ｂ＋ｌ，ｈ，ｄ＋ｎ）、ｃ（ｗ，ｂ，ｈ＋ｍ，ｄ＋ｎ）、ｃ（ｗ＋ｋ，ｂ＋ｌ，ｈ＋ｍ，ｄ）、ｃ（ｗ，ｂ＋ｌ，ｈ＋ｍ，ｄ＋ｎ）、ｃ（ｗ＋ｋ，ｂ，ｈ＋ｍ，ｄ＋ｎ）、ｃ（ｗ＋ｋ，ｂ＋ｌ，ｈ，ｄ＋ｎ）、ｃ（ｗ＋ｋ，ｂ＋ｌ，ｈ＋ｍ，ｄ＋ｎ），从１６个格点中固定选取格点：ｃ（ｗ，ｂ，ｈ，ｄ）作为栅格标志点；３ｃ）计算输入点对应的栅格标志点坐标为（ｒ·ｋ，ｔ·ｌ，ｓ·ｍ，ｕ·ｎ），根据采样间隔计算其余１５个栅格点的坐标，即可查找到输入向量对应的栅格；３ｄ）设输入向量为（ｗ↓［０］，ｂ↓［０］，ｈ↓［０］，ｄ↓［０］），其所对应栅格的栅格点为Ａ↓［ｉ］，栅格点对应的电容空间的容值分别为Ｃ↓［ｉ］，其中ｉ＝０，１…１５；Ｗ、Ｂ、Ｈ、Ｄ四条坐标轴的采样间隔分别为ｋ、ｌ、ｍ、ｎ，将输入向量（ｗ↓［０］，ｂ↓［０］，ｈ↓［０］，ｄ↓［０］）的坐标元素分别对其坐标轴的采样间隔取余得到中间向量（ｗ′，ｂ′，ｈ′，ｄ′）；３ｅ）输入点将其所对应的栅格分为１６个４维区域，每个区域包含一个该栅格的格点，计算各格点所在区域的体积Ｖｉ，其中ｉ＝０，１…１５，应用体积插值法求得单位长度寄生电容值：Ｃ↓［ｐ］＝＊Ｖ↓［ｉ］／Ｖ·Ｃ↓［ｉ］，其中Ｃ↓［ｉ］为格点电容，Ｖ＝ｋ·ｌ·ｍ·ｎ为栅格的总体积；３ｆ）将单位长度寄生电容值与互连线长度Ｌ相乘得到输出寄生电容值Ｃ↓［ｏｕｔ］＝Ｃ↓［ｐ］·Ｌ。...
【技术特征摘要】
【专利技术属性】
技术研发人员：董刚，杨永淼，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：87
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。