基于FPGA的并行循环冗余校验运算电路制造技术

一种基于FPGA的并行循环冗余校验运算电路，涉及数据校验技术领域，所解决的是提高计算灵活性的技术问题。该电路包括多项式矩阵计算模块、单位矩阵输出模块、系统矩阵计算模块、并行CRC运算模块；将生成多项式输入多项式矩阵计算模块，通过多项式矩阵计算模块高效地计算出生成多项式矩阵的m次幂运算结果，利用系统矩阵计算模块中的二输入选择器件在线选择两种阶数的生成多项式阶数，利用系统矩阵计算模块输出的系统矩阵，使得并行CRC运算模块能在实现两种输入位宽的CRC运算。本发明专利技术提供的电路，改变生成多项式时，不需要重新计算CRC运算所需的系统矩阵。

【技术实现步骤摘要】

本专利技术涉及数据校验技术，特别是涉及一种基于FPGA的并行循环冗余校验运算电路的技术。
技术介绍
工业仪控系统中的数据在通信线路上串行传送时，由于线路噪音等因素的影响，可能导致多位传输数据发生错误。在这种情况下，奇偶校验和汉明校验的作用就不大了，此时需要采用循环冗余检查(即CRC)运算对所传输的数据进行校验。CRC运算简单但具有很强的检错能力，能够检查3位以上的错误，而且易于用编码器及检测电路实现。从性能上和开销上考虑，均远远优于奇偶校验及汉明校验等方式。 现有的CRC运算电路构架分为两类，一类是串行CRC运算电路，另一类是并行CRC运算电路。由于串行CRC运算电路的数据处理能力较低，不能满足高速数据传输场合下的数据校验要求，因此在需要高速数据传输的场合，都采用并行CRC运算电路来实现CRC运笪ο现有的并行CRC运算电路的缺陷在于只能针对特定的生成多项式和数据位宽进行数据校验，在改变生成多项式时，都需要重新计算CRC运算所需的系统矩阵P，给CRC运算实时运行带来极大的困难，存在灵活性低的缺陷，不能满足构建CRC运算的IP核等场合的要求。
技术实现思路
针对上述现有技术中存在的缺陷，本本文档来自技高网...

【技术保护点】
一种基于FPGA的并行循环冗余校验运算电路，其特征在于，该电路包括以下四个模块：1）多项式矩阵计算模块多项式矩阵计算模块是用于计算多项式m次幂矩阵的模块，m是一大于1的整数，多项式m次幂矩阵是由m2个阵元组成的m行m列的矩阵，多项式矩阵计算模块中设有与多项式m次幂矩阵中各阵元一一对应的m2个多项式计算单元，设多项式m次幂矩阵的起始行号为0行，起始列号为0列，该矩阵第i行第j列的阵元为fij，则多项式矩阵计算模块的结构为：满足条件0≤i≤m？1且j=0的fij为多项式向量赋值阵元，该fij对应的多项式计算单元为多项式矩阵计算模块的第i行多项式向量输入端，记为qi，该多项式计算单元的输出端即为qi...

【技术特征摘要】

【专利技术属性】
技术研发人员：张坚，何健，
申请(专利权)人：国核自仪系统工程有限公司，
类型：发明
国别省市：