通过具有主设备-校验器冗余设计的电路中的异步接口传输大量数据制造技术

本发明专利技术涉及一种通过具有主设备－校验器冗余的电路装置中的异步接口传输数据的方法，其中数据传输是根据需要传输的数据的类型和数量，并按照不同的传输周期实现的，其过程是确定的，并由接口两端的有限状态机（ＦＳＭ）来处理。在此，所述ＦＳＭ可以通过任意数据和宽度的数据点线来控制数据的接收。在每条所述的总线上这样长时间地保持输入端上的数据，使得在接收端可以可靠地接收所述数据。利用所述方案能够用每个连续的时钟传输任意数量的数据，直至该循环周期结束。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
本申请涉及一种通过具有主设备-校验器冗余的电路装置中的异步接口传输数据的方法。高可用性是技术设备例如电信中继设备的重要特征。为确保实现这一目的，必须尽快识别并定位所述设备部分范围内的错误，以便可以切断有错误的单元。一种硬件中的错误定位方案就是基于主设备-校验器原理的双重性。在此完整的电路单元被复接并且严格按时钟并行地处理所有输入信息。离开所述单元的全部数据在主设备与校验器之间进行比较。如果比较结果不同，就停止操作所述单元并进行一个错误诊断。如果在这样的时钟同步期间，双重结构信号应该通过异步接口来传输，则必须采用特别的措施。如果用传统的方法对所有的信号在异步接口上进行两次采样，那么信号将以大概率在主设备与校验器中在不同的时钟周期内被接收。如果数据总线通过一异步接口进行传输，则宽的数据总线不允许独立于双重结构而被简单采样，因为否则将在其他的时钟域在不同的时钟周期内接收单个比特。所有待传输的数据都必须更多地在输出端稳定地保持几个时钟，以便能够在接收端被可靠地接收。在此如果数据的到达比它们可以通过所述接口转送快的话，则必须有缓冲存储，也许甚至必须减慢数据流。通过异步接口进行宽数据总线的传输可以例如由一限制信号来控制。为此，所述数据由数据总线接收至一寄存器中，在该寄存器中所述数据被稳定地保持几个(3-4)时钟，以保证它们能够在其它时钟域中被可靠地接收。如果准备好接收数据，将激活所述限制信号。在两次采样后，接收端时钟域中的该信号指示，可以在所述其它时钟域接收整个宽度的数据。这种方法的前提是所述总线上的数据速率不大于所述接口的传输容量。此外，在时钟同步的主设备-校验器结构的情况下必须保证，所述主设备与校验器以相同的时钟接收数据，否则很快就会出现比较错误。为此存在不同的解决方式-数据和限制信号只从主设备中获取，所述限制信号被采样，并分发至主设备和校验器。由此在主设备和校验器中控制主设备数据的接收。使用这种方法自然会丢失部分冗余，这是因为会暂时背弃了双重原理。这可以通过附加的措施来部分地弥补-在通向未被复制的传输路径的通道上，通过对主设备和校验器数据进行比较，可以检测出直到那时发生的错误。-在未被复制的传输路径上，所述数据可以例如通过奇偶校验来确认。现有通过异步接口传输数据的方法是基于流控制原理。因为在所述接口上的数据必须以多个时钟脉冲稳定保持，以便它们可以在其它的时钟域被可靠地接收，如果数据流将要超出接口的传输容量的话，那么较大的数据量必须被缓冲存储，并且如果必要还必须减慢所述数据流。本中请所基于的问题是，通过一异步接口，在尽最大可能地保持主设备-校验器冗余的情况下来进行大数据量的传输。鉴于文章开头明确的目标，该问题通过权利要求1的所述特征来解决。本申请使得通过一异步接口，在尽最大可能地保持主设备-校验器冗余的情况下进行大数据量的传输成为可能。在本申请中，减少数据流不是必需的。在此该方案在理想情况下适合于主设备-校验器冗余结构。在两个时钟域中，所述主设备和校验器中的有限状态机(FSMS)分别时钟同步地运行，只是所述传输周期的触发脉冲必须在主设备和校验器上被同步地以及集中地实现。然后双方分别仅接收对方的数据，这样几乎普遍地保留了冗余方案。本申请的有利改进方案由从属权利要求给出。为了充分理解本专利技术，下面结合附图对实施例进一步说明。其中示出了附图说明图1通过根据主设备-校验器冗余原理的电路中的异步接口并行传输数据和图2通过一异步接口面向周期传输的时序图。附图中相同的附图标记代表相同的元件。本申请所基于的方案可以被称为面向周期传输。作为前提提出下列假设-需要传输的数据以不连续的部分传输到接口，而不是以连续的数据流。一个需要传输的数据块的起始和结束都被清楚设定。-要传输的数据块可以被分类，也就是说被归属为确定的周期类型和/或格式(信元，包)。每个这种周期在一个固定的时钟模式中运行。所述周期类型/格式的数目是有限的。原则上，不同类型的传输周期可以独立地彼此并行地运行。关于此的例子有在固定时钟模式中的具有地址、控制信号以及也许还有写数据的处理器写或读周期；例如ATM信元、IP包的包格式；或者还包括用于在一个或多个连续时钟中并行传输状态信息等的自选格式。过程(参见图1)将数据从一个时钟域传输到另一时钟域通过由主设备到主设备和由校验器到校验器之间各自分离的任意宽度的一条或多条数据总线完成。在此不存在对冗余量的限制。对于每一个存在的周期类型，设置数据块传输的起始和结束，以及所述过程在一固定的时钟模式中实现。这样，所述传输不仅可以在输出时钟域(这里指时钟域A)还可以在接收时钟域(时钟域B)中由一有限状态机(FSM)来进行。输出时钟域中的FSM用信号传递传输周期的起始和类型，其他的过程在两个FSM中按预先确定的方案进行。主设备和校验器在所述异步接口上以相同的时钟(时钟域A)提供首先需要传输的数据。数据一稳定，时钟相同的主设备和校验器中的同步控制FSM1就指示传输周期的起始(信号cycle-start，周期开始)。数据将长时间保持稳定，直到其能够在接收时钟域(同步控制FSM2，时钟域B)中被可靠接收。如果所述异步接口位于一元件内部，则这里3到4个时钟就够了，否则按照导线长度还需要更长的时间。本方案中所述信号cycle-start(周期开始)是唯一的位置，在该位置上必须丢弃主设备-校验器冗余方案。只有主设备信号在接收时钟域(同步B-时钟域B)中通过多次采样作为sync-cycle-start(同步周期开始)来同步和起始，然后再次在主设备和校验器中时钟同步sync control FSM2，以便在时钟域B中接收数据。在主设备信号同步之前，比较主设备和校验器中双重存在的cycle-start-signale(周期开始信号)。在图2中以图表的方式描述了作为时序图的时间过程。本方案的优点-在限制用已确定数量的预先定义的周期类型/格式来传输的情况下，为此以先后的顺序到达接口的大量数据也可以通过异步接口进行传输。如果数据到达比其可以通过接口而被传输快的话，那么在输出端进行缓冲存储以及可能进行并行传输。所述FSM也能控制在多条数据总线上并行地接收数据。-由于有限状态机按时钟精确地控制输出端和接收端的全部传输，所以只需为主设备和校验器同步地和集中地用信号表示传输开始。然后周期类型就可以与第一个控制信号一起被输出。所述主设备-校验器冗余方案只在唯一的一个位置被戳穿，但是在此，通过比较来实现一个额外的安全措施。图1所示的实施例给出了在时钟域A中主设备-校验器冗余到时钟域B的一个存储单元的具有两个微处理器的系统中的写周期。为存储单元提供一特定的时钟，因为它由多个处理器共同使用。处理器向存储器展开的不同写周期其数据字长不同写字节(1字节，2字节，3字节)，字(＝4*字节)，脉冲(＝4*字)。所有周期以32位地址和所述控制信号(时钟1)的施加开始。对32位数据总线的占用产生区别在写周期中，写数据会以多个连续时钟位于数据总线上(比如写脉冲中的4个时钟，＝时钟2-5)。因为这些数据并不能像它们在数据总线上所显示的那样，通过异步接口传输，所以在数据缓冲器和同步控制FSM1中被缓冲存储，并且按照周期类型，通过不同的总线并行和/或顺序地传输到同步控制FSM2(Sy本文档来自技高网...

【技术保护点】
在具有主设备－校验器冗余的电路装置中，通过异步接口在第一时钟域和第二时钟域之间传输数据的方法，据此：将需要传输的数据分成不连续的数据块，设置一个需要传输的数据块的起始，设置一个需要传输的数据块的结束，设置不同 传输周期的过程，由接口两端的有限状态机（ＦＳＭ）展开数据传输。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：F赫希菲尔纳，R韦特，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]