驱动电路制造技术

本发明专利技术提供一种驱动电路，包括：第一电路，用于输出电压可控的偏置信号；偏置晶体管，用于接收偏置信号，并产生偏置电流；第一开关晶体管组，用于接收来自偏置晶体管的偏置电流，并与第二电路相连接，利用偏置电流控制第二电路的输出电压。本发明专利技术通过外部电路控制LVDS的偏置电流，从而精确控制LVDS输出摆幅，使得驱动电路能够输出满足要求的信号。

【技术实现步骤摘要】

本专利技术属于半导体集成电路
，特别涉及一种驱动电路。
技术介绍
随着科技的快速发展，微处理器、光传输、智能路由器以及网络技术的性能正在不 断受到I/O接口电路的限制。通过采用硅工艺，已经使得芯片内部的时钟频率能够达到兆 赫兹(GHz)以上，但是既便如此，目前驱动片外电路的速度无法达到GHz以上的频率，其原 因在于驱动阻抗的存在使得高频电路必须能够很好地散热，这样必然会提高芯片本身的散 热成本和封装成本。低压差分信号(LowVoltage Differential Signaling，简称为 LVDS)是一种低摆 幅的差分信号技术，通过该信号技术，信号能在差分线对或者平衡电缆上以几百Mbps的速 率传输，由于该信号具有低压摆幅和恒流输出的特性，因此该信号具有低噪声和低功耗等 优势。图1是现有技术中LVDS输出接口驱动电路的示意图。如图1所示，M12和M6构 成镜像电流源；Mil、M5用来接收共模反馈信号来控制M5和M6流过的电流，从而达到控制 输出的目的；M1、M2、M3和M4构成电流控制开关；Ml和M3的栅极相连并与正的输入端VINP 相连；M2、M3的栅极相连并与负的输入端VINN相连。在图1所示的电路结构中，需要通过共模反馈信号来控制M5和M6的流经电流，由 于反馈信号的并不够稳定，会出现电压的波动(BIAS出现波动)，导致LVDS驱动电路不能精 确控制工作电流，使得LVDS驱动电路不能够得到期望的输出电压。针对相关技术中LVDS驱动电路不能够得到期望的输出电压的问题，目前尚未提 出有效的解决方案。
技术实现思路
针对相关技术中LVDS驱动电路不能够得到期望的输出电压的问题，本专利技术提出 了一种驱动电路，能够借助专门的电路输出稳定、且电压可控的偏置信号，使得驱动电路能 够输出期望的电压。本专利技术的技术方案是这样实现的一种驱动电路，包括第一电路，用于输出电压可控的偏置信号；偏置晶体管，用于接收所述偏置信号，并产生偏置电流；第一开关晶体管组，用于接收来自所述偏置晶体管的所述偏置电流，并与第二电 路相连接，利用所述偏置电流控制所述第二电路的输出电压。其中，所述偏置晶体管的栅极与所述第一电路相连接。优选地，所述第二电路与所述第一开关晶体管组中的晶体管的漏极相连接。其中，所述第二电路为互补金属氧化物半导体电路。其 中，所述第二电路包括正向输出电压端和负向输出电压端，其中，所述正向输出 电压端用于输出正向输出电压，所述负向输出电压端用于输出负向输出电压。优选地，所述第二电路还包括第二开关晶体管组，串联在所述第二电路的正向输出电压端与负向输出电压端之 间。另外，所述第二电路还包括至少一个电阻器，与所述第二开关晶体管组串联。其中，所述至少一个电阻器包括第一电阻器和第二电阻器，其中，所述第一电阻器 串联在所述第二开关晶体管组与所述正向输出电压端之间，所述第二电阻器串联在所述第 二开关晶体管组与所述负向输出电压端之间。借助于本专利技术的上述技术方案，能够通过专门的电路输出稳定、且电压可控的偏 置信号，使得驱动电路能够在稳定信号的控制下输出期望的电压，避免相关技术中电压输 出不理想的问题。附图说明图1为现有技术中LVDS驱动电路原理图；图2为根据本专利技术实施例的驱动电路的结构框图；图3为根据本专利技术实施例的LVDS驱动电路原理图；图4为根据本专利技术实施例的第一电路的一个实例图。具体实施例方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施 例，对本专利技术进行进一步详细说明。应该理解，此处所描述的具体实施例仅用于解释本发 明，并不用于限定本专利技术。图2是根据本专利技术实施例的驱动电路的结构框图，如图2所示，该驱动电路包括第一电路1，用于输出电压可控的偏置信号，该电路用于产生偏置所需的控制信 号；偏置晶体管2，与第一电路1相连接，用于接收偏置信号，并产生偏置电流，具体 地，偏置晶体管的栅极与第一电路相连接；第一开关晶体管组3，用于接收来自偏置晶体管的偏置电流，并与第二电路4相连 接，利用偏置电流控制第二电路4的输出电压，具体地，第二电路4与第一开关晶体管组3 中的晶体管的漏极相连接。借助于本专利技术的上述技术方案，通过外部电路(即上文所述的第一电路)控制 LVDS的偏置电流，从而精确控制LVDS输出摆幅，使得驱动电路能够输出满足要求的信号。其中，第二电路包括正向输出电压端和负向输出电压端，其中，正向输出电压端用 于输出正向输出电压，负向输出电压端用于输出负向输出电压，这样，第二电路4还包括第 二开关晶体管组和至少一个电阻器，具体地，第二开关晶体管组串联在第二电路的正向输 出电压端与负向输出电压端之间，至少一个电阻器，与第二开关晶体管组串联，例如，至少 一个电阻器可以包括第一电阻器和第二电阻器，其中，第一电阻器串联在第二开关晶体管组与正向输出电压端之间，第二电阻器串联在第二开关晶体管组与负向输出电压端之间。 这样，该驱动电路就为LVDS驱动电路。另外，该第二电路可以为互补金属氧化物半导体电路。在具体实现过程中，如果该 驱动电路已经利用上述方法组成LVDS驱动电路，对于该LVDS驱动电路，可以将第二开关晶 体管组的所有晶体管开关断开，并在第一开关晶体管组3的晶体管的上连接互补金属氧化 物半导体(CMOS)电路。可以看出，通过设置第二开关晶体管电路，可以切断LVDS输出，使得驱动电路能 够以其它输出标准输出信号，例如，可以将信号根据相关标准输出给CMOS电路，达到有效 控制数据输出格式的目的。下面举例对本专利技术实施例进行说明。图3是根据本专利技术实施例的LVDS驱动电路原理图，如图3所示，该LVDS驱动电路 主要包括反馈控制单元10、偏置单元20、电流开关单元30、共模输出控制单元40和采样单 元50。下面对各单元进行说明。反馈控制单元10，由第五晶体管M5组成，M5的漏极与第一晶体管Ml和第二晶体 管M2的漏极连接，M5的栅极与反馈信号FB连接，M5的源极和衬底与电源连接，该反馈信号 FB控制流过Ml的电流，进而控制输出共模电压，其中，反馈信号FB可以通过采样M点的电 压得到。偏置单元20 (即上文所述的偏置晶体管2)，由第六晶体管M6组成，M6的漏极与第 三晶体管M3的源极和第四晶体管M4的源极连接，M6的栅极与偏置信号BIAS (该偏置信号 BIAS由上文所述的第一电路输出)连接，M6的源极和衬底与地电平连接，该偏置信号BIAS 用于控制工作电流(即上文所述的偏置电流)的大小。例如，第一电路可以是如4所示的 电流值可调节的电流镜，偏置晶体管M6的栅极和第一电路中的M12的栅极相连。电流开关单元30 (对应于上文所述的第一开关晶体管组3)，由第一晶体管Ml、第 二晶体管M2、第三晶体管M3和第四晶体管M4组成，第一晶体管Ml的漏极和第二晶体管M2 的漏极相连，并且第一晶体管Ml的漏极与第五晶体管M5的源极相连，第三晶体管M3的漏 极与第一晶体管Ml的源极相连，第四晶体管M4的漏极与第二晶体管M2的源极相连，第三 晶体管的源极和第四晶体管的源极与第六晶体管的漏极相连，第一晶体管的栅极和第三晶 体管的栅极与正的输入端VINP相连，第二晶体管的栅极和第四晶体管的栅极与负的输入 端VINN相连，晶体管M1、M2、M3和M4的本文档来自技高网...

【技术保护点】
１．一种驱动电路，其特征在于，包括：第一电路，用于输出电压可控的偏置信号；偏置晶体管，用于接收所述偏置信号，并产生偏置电流；第一开关晶体管组，用于接收来自所述偏置晶体管的所述偏置电流，并与第二电路相连接，利用所述偏置电流控制所述第二电路的输出电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：丁瑞雪，杨超，杨银堂，刘帘曦，李娅妮，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：87