形成柔性应力消除缓冲区的半导体器件和方法技术

本发明专利技术涉及形成柔性应力消除缓冲区的半导体器件和方法。半导体器件具有在指定用于凸点形成的位置处安装到暂时衬底的应力消除缓冲区。应力消除缓冲区可以是多层复合材料，诸如第一柔性层、在所述第一柔性层上形成的硅层以及在所述硅层上形成的第二柔性层。半导体管芯也安装到暂时衬底。应力消除缓冲区可以比半导体管芯薄。在半导体管芯和应力消除缓冲区之间沉积密封剂。去除暂时衬底。在半导体管芯、密封剂和应力消除缓冲区上形成互连结构。互连结构电连接到半导体管芯。可以在应力消除缓冲区和密封剂上形成增强板层。可以在应力消除缓冲区内形成包含有源器件、无源器件、导电层和介电层的电路层。

【技术实现步骤摘要】

本专利技术大体上涉及半导体器件，并且更具体地涉及在大阵列WXSP和FO-WLCSP周 围形成柔性(compliant)应力消除缓冲区的半导体器件和方法。
技术介绍
半导体器件普遍存在于现代电子产品中。半导体器件在电部件的数量和密度方面 变化。分立半导体器件一般包含一种类型的电部件，例如发光二极管(LED)、小信号晶体管、 电阻器、电容器、电感器以及功率金属氧化物半导体场效应晶体管(M0SFET)。集成半导体器 件典型地包含几百到几百万个电部件。集成半导体器件的示例包括微控制器、微处理器、电 荷耦合器件(CXD )、太阳能电池以及数字微镜器件(DMD )。半导体器件执行各种各样的功能，诸如高速计算、发射和接收电磁信号、控制电子 器件、把太阳光转换成电力以及为电视显示器创建视觉投影。半导体器件存在于娱乐、通 信、功率变换、网络、计算机和消费品中。半导体器件也存在于军事应用、航空、汽车、工业控 制器和办公设备中。半导体器件利用半导体材料的电学属性。半导体材料的原子结构允许通过施加电 场或基极电流或者通过掺杂工艺来操纵其电导率。掺杂将杂质引入到半导体材料中以操纵 和控制半导体器件的电导率。半导体器件包含有源和无源电结构。包括双极型和场效应晶体管的有源结构控制 电流的流动。通过改变掺杂水平和电场或基极电流的施加，晶体管促进或限制电流的流动。 包括电阻器、电容器和电感器的无源结构产生为执行各种电功能所需的电压和电流之间的 关系。无源和有源结构被电连接以形成电路，所述电路使得半导体器件能够执行高速计算 和其他有用功能。半导体器件一般使用两个复杂的制造工艺(即前端制造和后端制造)进行制造，每 个制造工艺可能涉及几百个步骤。前端制造涉及在半导体晶片的表面上形成多个管芯。每 个管芯典型地完全相同并且包含通过电连接有源和无源部件而形成的电路。后端制造涉及 从完成的晶片中单颗化个别管芯以及封装该管芯以提供结构支撑和环境隔离。半导体制造的一个目标是产生更小的半导体器件。更小的半导体器件典型地消耗 更少的功率，具有更高的性能，并且可以被更高效地生产。另外，更小的半导体器件具有更 小的占位面积(footprint)，这对于更小的终端产品而言是所期望的。更小的管芯大小可以 通过前端工艺的改进(导致管芯具有更小的、更高密度的有源和无源部件)来获得。后端工 艺可以通过电互连和封装材料的改进而导致具有更小占位面积的半导体器件封装。WLCSP和FO-WLCSP往往包含大阵列半导体管芯，其再分配从管芯的细间距接合垫 到外围扇出区域的信号路径以便与外部器件更高地功能集成。大阵列mxsp已知经历可靠 性问题，具体地是在温度循环和跌落冲击测试期间的焊接接缝故障。另外，大阵列mxsp由 于大管芯尺寸而易于具有翘曲问题。
技术实现思路
存在对减小大阵列WXSP和FO-WLCSP中的焊接接缝故障的需要。因而，在一个 实施例中，本专利技术是一种制作半导体器件的方法，该方法包括以下步骤形成应力消除缓冲 区；提供暂时衬底；把半导体管芯安装到所述暂时衬底；把所述应力消除缓冲区安装到所 述半导体管芯周围的所述暂时衬底；在所述半导体管芯和应力消除缓冲区之间沉积密封 剂；去除所述暂时衬底；以及在所述半导体管芯、密封剂和应力消除缓冲区上形成互连结 构。该互连结构电连接到所述半导体管芯。在另一个实施例中，本专利技术是一种制作半导体器件的方法，该方法包括以下步骤 提供暂时衬底；把半导体管芯或部件安装到所述暂时衬底；在所述暂时衬底上形成应力消 除层；在所述应力消除层和半导体管芯或部件上沉积密封剂；去除所述暂时衬底；以及在 所述半导体管芯或部件和应力消除层上形成互连结构。该互连结构电连接到所述半导体管-I-H心。在另一个实施例中，本专利技术是一种制作半导体器件的方法，该方法包括以下步骤 提供暂时衬底；把半导体管芯或部件安装到所述暂时衬底；把应力消除缓冲区安装到所述 暂时衬底；以及在所述应力消除缓冲区和半导体管芯或部件之间沉积密封剂。在另一个实施例中，本专利技术是一种半导体器件，其包括半导体管芯或部件和设置 在所述半导体管芯或部件周围的应力消除缓冲区。密封剂沉积在所述应力消除缓冲区和半 导体管芯或部件之间。互连结构形成在所述半导体管芯或部件和应力消除缓冲区上。互连 结构电连接到所述半导体管芯或部件。附图说明图1示出具有安装到其表面的不同类型的封装的PCB ；图2a-2c示出安装到PCB的代表性半导体封装的进一步细节； 图3a_3f示出在半导体管芯周围形成柔性应力消除缓冲区的工艺； 图4示出具有在半导体管芯周围的应力消除缓冲区的FO-WLCSP ； 图5a4b示出部分或完全沿FO-WLCSP —侧延伸的应力消除缓冲区； 图6示出多层复合物应力消除缓冲区；图7示出安装在应力消除缓冲区和半导体管芯上的增强板(Stiffener)； 图8示出形成在应力消除缓冲区中的电路层；图9a-9b示出形成在比半导体管芯更薄的应力消除缓冲区上的增强板； 图IOa-IOc示出在半导体管芯周围形成柔性应力消除层的工艺；以及 图Ila-Ilb示出具有在半导体管芯周围的应力消除层的F0-WLCSP。具体实施例方式本专利技术是参考附图在以下描述的一个或多个实施例中描述的，其中同样的数字代 表相同或类似的元件。虽然本专利技术是按照用于获得本专利技术目标的最佳模式描述的，但是本 领域的技术人员会明白其旨在覆盖如可以被包括在如以下公开和附图所支持的所附权利 要求书及其等价物所定义的专利技术的精神和范围内的更改、修改和等价物。一般使用两个复杂的制造工艺来制造半导体器件前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含有源和无源电部件， 所述有源和无源电部件被电连接以形成功能电路。有源电部件，诸如晶体管和二极管，具有 控制电流流动的能力。无源电部件，诸如电容器、电感器、电阻器和变压器，产生为执行电路 功能所需的电压和电流之间的关系。无源和有源部件通过包括掺杂、沉积、光刻、蚀刻和平坦化的一系列工艺步骤而形 成在半导体晶片的表面上。掺杂通过诸如离子注入或热扩散之类的技术而把杂质引入到半 导体材料中。掺杂工艺修改有源器件中半导体材料的电导率，从而把半导体材料转换成绝 缘体、导体或者响应于电场或基极电流而动态改变半导体材料电导率。晶体管包含为使得 晶体管能够在电场或基极电流的施加下促进或限制电流流动而需要布置的变化掺杂类型 和程度的区域。有源和无源部件由具有不同电属性的材料层形成。这些层可以通过部分由被沉积 的材料类型所确定的各种沉积技术形成。例如，薄膜沉积可以涉及化学汽相沉积(CVD)、物 理汽相沉积(PVD)、电解电镀以及化学电镀工艺。每层一般被图案化以形成各部分的有源部 件、无源部件或部件之间的电连接。这些层可以使用光刻来图案化，所述光刻涉及在要图案化的层上沉积光敏材料 (例如，光致抗蚀剂)。使用光把图案从光掩模转移到光致抗蚀剂。经受光的光致抗蚀剂图 案的部分使用溶剂来去除，暴露要图案化的底层的部分。光致抗蚀剂的其余部分被去除，留 下图案化后的层。可选地，一些类型的材料通过把该材料直接沉积到由先前沉积/蚀刻工 艺使用诸如化学和电解电镀之类的技术而形成的区域或空隙中进行图案化。在现有图案上沉积薄膜材料可能扩大底下本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，包括：形成应力消除缓冲区；提供暂时衬底；把半导体管芯安装到所述暂时衬底；把所述应力消除缓冲区安装到所述半导体管芯周围的所述暂时衬底；在所述半导体管芯和应力消除缓冲区之间沉积密封剂；去除所述暂时衬底；以及在所述半导体管芯、密封剂和应力消除缓冲区上形成互连结构，该互连结构电连接到所述半导体管芯。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林耀剑，沈一权，邹胜源，
申请(专利权)人：新科金朋有限公司，
类型：发明
国别省市：SG