低界面态密度的SiC MOS电容制作方法技术

本发明专利技术公开了一种低界面态密度的SiC MOS电容制作方法，主要 解决SiC/SiO2界面陷阱密度过高的问题。其制作过程是：对N-SiC 外延材料进行清洗处理；离子注入N+离子到外延层中后，干氧氧化 一层SiO2；对氧化后的样片，依次完成在Ar气环境中退火、在湿氧 环境中湿氧氧化退火和在Ar气环境中的冷处理；采用化学气相淀积 在冷处理后的样片上再淀积一层SiO2，并在Ar气环境中退火；通过 光刻版真空溅射Al作电极，并在Ar气环境中退火，完成电容器件制 作。本发明专利技术具有精确控制N+剂量，SiC/SiO2界面陷阱密度低，工艺简 单的优点，可用于提高N型SiC MOS器件SiC/SiO2界面特性。

【技术实现步骤摘要】

本专利技术属于微电子
，涉及半导体器件的制作，具体的说是 有关SiC MOS电容的制作方法。
技术介绍
SiC材料是宽禁带半导体中唯一一种可以通过自然氧化生成Si02的 第三代半导体材料。这种第三代半导体SiC比前两代半导体具有禁带宽度宽、击穿电压高、热导率高的优势，这些优点可以使其在高温下工作更稳定，并可以胜任大功率的应用。因此，对于SiC器件和工艺的研究成为半导体器件研究领域里的热点。氧化层的质量和其界面特性是影响SiC器件电学性能的重要因素。SiC器件通常工作在高压、高功率条件下，这要求氧化层质量比较好、导通电阻比较小、有效迁移率比较高。而这些难题还一直在阻碍着SiC材料和器件的发展。目前，如何通过工 艺改进来降低SiC/Si02的界面态密度一直是比较活跃的课题。按照通常工艺步骤所制造出来的器件，其SiC/Si02界面态密度高达 10cm、V^量级，这种高密度的界面态将导致器件性能的严重恶化，甚 至使基于SiC器件的性能还达不到基于Si器件的性能。为解决这一问题， P.T.Lai等人于2002年在IEEE electron device letters发表文章，他们采本文档来自技高网...

【技术保护点】
一种低界面态密度的ＳｉＣ　ＭＯＳ电容制作方法，包括如下步骤：　（１）将Ｎ－ＳｉＣ外延材料进行清洗处理；　（２）在清洗处理后的外延层中，先离子注入能量为１．７～３．５ｋｅｖ，剂量为１．５×１０↑［１２］～２．５×１０↑［１２］ｃｍ↑［－２］的Ｎ↑［＋］离子；再干氧氧化一层厚度为１５ｎｍ～３０ｎｍ的ＳｉＯ↓［２］；　（３）对氧化后的样片，依次完成在Ａｒ气环境中退火、在湿氧环境中湿氧氧化退火和在Ａｒ气环境中的冷处理；　（４）采用化学气相淀积在冷处理后的样片上，先淀积一层３０ｎｍ～９０ｎｍ厚的ＳｉＯ↓［２］，再在温度为１０００±５℃的Ａｒ气环境中退火２０ｍｉｎ；　（５）在退火后的ＳｉＯ↓［２］层上，通...

【技术特征摘要】
1.一种低界面态密度的SiC MOS电容制作方法，包括如下步骤(1)将N-SiC外延材料进行清洗处理；(2)在清洗处理后的外延层中，先离子注入能量为1.7～3.5kev，剂量为1.5×1012～2.5×1012cm-2的N+离子；再干氧氧化一层厚度为15nm～30nm的SiO2；(3)对氧化后的样片，依次完成在Ar气环境中退火、在湿氧环境中湿氧氧化退火和在Ar气环境中的冷处理；(4)采用化学气相淀积在冷处理后的样片上，先淀积一层30nm～90nm厚的SiO2，再在温度为1000±5℃的Ar气环境中退火20min；(5)在退火后的SiO2层上，通过光刻版...

【专利技术属性】
技术研发人员：郭辉，王德龙，张玉明，张义门，程萍，张睿，张甲阳，
申请(专利权)人：郭辉，王德龙，张玉明，张义门，程萍，张睿，张甲阳，
类型：发明
国别省市：87