温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。
本发明公开了一种低界面态密度的SiC MOS电容制作方法，主要 解决SiC/SiO2界面陷阱密度过高的问题。其制作过程是：对N-SiC 外延材料进行清洗处理；离子注入N+离子到外延层中后，干氧氧化 一层SiO2；对氧化后的样片，依次完成在A...该专利属于郭辉;王德龙;张玉明;张义门;程萍;张睿;张甲阳所有，仅供学习研究参考，未经过郭辉;王德龙;张玉明;张义门;程萍;张睿;张甲阳授权不得商用。