本发明专利技术提供了一种复费率电能表时间校验仪设计方案，在该方案中ＣＰＵ Ｗ７７Ｅ５８为控制和计算核心，控制输入信号选择网络选择需要测量的信号，送入计时基准频率测量电路和时段投切信号测量电路进行测量，测量时石英晶体提供频率标准、ＧＰＳ提供时间标准。该方案可以测量复费率电能表的计时基准频率和误差及时段投切误差，并给被校表授时。该方案测量速度快、稳定性好、多路测量（最多可以一次测量６４路）而且设计简单、成本低，另外高精度石英晶体提供频率标准使计时基准频率测量准确度高（±０．２×１０－６），ＧＰＳ提供时间标准卫星授时使时段投切信号测量分辨率高（１ｍｓ）。
【技术实现步骤摘要】
本专利技术涉及一种复费率电能表时间校验仪设计方案，属于测量仪器领域。
技术介绍
随着电力行业复费率电能表的日益普及，相关计量检测设备也逐步出台。由于复 费率电能表是以时间来划分区段，时间的准确度会直接影响计量的准确性，因此校验复费 率电能表时，除需一个电能标准外，还需一个时间标准。时间校验仪的功能就是测量复费率 电能表的计时基准频率和误差及时段投切误差，并给被校表授时。为此，校验仪必须有高精 度的频率标准和时间标准。
技术实现思路
1、专利技术目的本专利技术提出了一种复费率电能表时间校验仪设计方案，在该方案中 CPUW77E58为控制和计算核心，它控制输入信号选择网络，选择需要测量的信号，送入计时 基准频率测量电路和时段投切信号测量电路进行测量，测量时高精度石英晶体提供频率标 准、GPS提供时间标准。该方案可以测量复费率电能表的计时基准频率和误差及时段投切 误差，并给被校表授时。2、技术方案本专利技术的总体结构如图1所示，CPU W77E58为控制和计算核心，多路选择开关 ⑶4051和D触发器74LS174组成输入信号选择网络，计数器Intel 8254和测量门控电路组 成计时基准频率测量电路，8个输入D触发器、或非门⑶4078和锁存器74LS273组成时段投 切信号测量电路，测量时高精度石英晶体提供IOMHz的频率标准，GPS GSU36提供时间标准 和PPS秒脉冲。测量结果经通信模块传给PC机，由PC机对被校表授时。键盘和显示作为 人机接口，接收用户的操作，显示特定的状态信息。3、优点及效果本专利技术中CPU W77E58为控制和计算核心，多路选择开关⑶4051和D触发器 74LS174组成输入信号选择网络，计数器Intel 8254和D触发器74F74组成计时基准频率 测量电路，D触发器74F74、8输入或非门⑶4078和锁存器74LS273组成时段投切信号测量 电路，测量时高精度石英晶体提供频率标准、GPS提供时间标准。该方案测量速度快、稳定 性好、多路测量(最多可以一次测量64路)而且设计简单、成本低，另外高精度石英晶体提 供频率标准，计时基准频率测量准确度高(士0. 2 X ΙΟ"6)，GPS提供时间标准卫星授时，时段 投切信号测量分辨率高(Ims)。附图说明图1.本专利技术的总体结构图；图2.本专利技术的输入信号选择网络；图3.本专利技术的计时基准频率测量门控电路图4.本专利技术的CPU和Intel 8254的电路连接图；图5.本专利技术的时段投切信号测量电路图。具体实施例方式本专利技术的总体结构如图1所示，主要包括输入选择模块、测量模块、CPU W77E58模 块、IOMHz晶振模块、GSU36模块、通信模块、键盘模块和显示模块等。⑶4051和74LS174组 成输入信号选择网络，测量计时基准频率时，在CPU W77E58的控制下，每次从输入的64路 计时基准频率信号中选择1路，送给由Intel 8254和测量门控电路组成的计时基准频率测 量电路进行测量，测量时高精度石英晶体提供IOMHz的标准频率。测量时段投切信号时在 CPUW77E58的控制下，每次从输入的64路时段投切信号中选择8路，送给由8个D触发器和 ⑶4078及74LS273组成的时段投切信号测量电路进行测量，测量时GPS GSU36模块提供时 间标准和PPS秒脉冲。测量结果经通信模块传给PC机，由PC机对被校表授时。键盘和显 示作为人机接口，接收用户操作，显示特定状态信息。参照图2，Ul六D触发器74LS174和U2 UlO九块多路选择开关CD4051组成输 入信号选择网络。64路输入信号Fl F64分成8组，Fl F8为第一组分别和U2 (⑶4051) 的8个输入端XO X7相连，F9 F16为第二组分别和U3 (⑶4051)的8个输入端XO X7 相连，以此类推直到F57 F64为第八组分别和U9 (⑶4051)的8个输入端XO X7相连， 这样64路输入信号分8组通过8块⑶4051送入系统中。所述8块⑶4051的选择输出端 即U2 U9的8个X端形成8路选择输出信号FxO Fx7，该8路信号分别与UlO (⑶4051) 的8个输入端XO X7和所述时段投切信号测量电路中8个输入D触发器的CLK端相连， UlO (⑶4051)的选择输出端X形成FXIN信号送往所述计时基准频率测量门控电路。U2 UlO的选择控制信号由Ul (74LS174)提供，Ul (74LS174)的数据输入端ID 6D分别与CPU W77E58的PO 口产生的DO D5信号相连，Ul (74LS174)的时钟CLK与CPU W77E58产生FS 信号的P3. 4相连。Ul (74LS174)的数据输出端1Q、2Q和3Q分别与U2 U9的开关选择控 制端A、B和C相连，4Q、5Q和6Q分别与UlO (CD4051)的开关选择控制端A、B和C相连。测量计时基准频率时，64路输入信号Fl F64与64路复费率电能表的计时基准 频率信号相连，输入信号选择网络的U2 U9在CPU W77E58的控制下，先从64路信号Fl F64 中选择 8 路，形成 FxO Fx7 送给 UlO (CD4051), UlO (CD4051)再在 CPU W77E58 的控制 下选出1路形成FXIN信号送往所述计时基准频率测量门控电路进行测量。测量时段投切 信号时，64路输入信号Fl F64与64路复费率电能表的时段投切信号相连，输入信号选 择网络的U2 U9在CPUW77E58的控制下，从64路信号Fl F64中选择8路，形成FxO Fx7直接送往所述时段投切信号测量电路进行测量。测量计时基准频率时，输入信号选择网络从64路输入计时基准频率信号中选择1 路作为FXIN信号送给所述计时基准频率测量门控电路如图3所示。信号FXIN经过电阻 Rl进入三极管Ql (9014)的基极由Ql (9014)进行放大，Ql (9014)的发射极接地，集电极接 一个上拉电阻R2同时与两个D触发器Ul IA和U12A的CLK端相连，作为这两个D触发器的 时钟。第一 D触发器UllA的直接复位端CLR接电压VCC，直接置位端PRE与第二 D触发器 U12A的直接复位端CLR相连后与产生GGl信号的CPU W77E58的Pl. 0相连，输出端Q产生 _信号与CPUW77E58的INTO相连，数据输入端D和第二 D触发器U12A的数据输入端D相连后与U12A的输出端。相连。U12A的直接置位端PRE与产生GG2的CPU W77E58的Pl. 1 相连，输出端Q产生QIG信号与Itel8254的GATEl相连同时与二输入与门AND2的一输入 端相连。AND2的另一输入端与恒温石英晶体提供的IOMHz标准频率信号相连，AND2的输出 端产生1-8254信号与Itel8254的CLKl相连。参照图4，Ul3 (CPU W77E58)是整个系统的控制和计算核心。Ul3 (CPU W77E58) 的PO 口产生8位数据总线Ε)^>··7]与U15(Itel8254)的Ε)^>··7]对应相连，并与 U14(74LS373)的_"7]对应相连，通过Q输出低8位地址总线A^)…7]，P2 口产 生高8位地址总线A 。U本文档来自技高网...
【技术保护点】
一种复费率电能表时间校验仪设计方案，其特征在于：在该方案中，ＣＰＵ Ｗ７７Ｅ５８为控制和计算核心，它控制输入信号选择网络选择需要测量的复费率电能表的计时基准频率信号和时段投切信号，将选择的信号送入计时基准频率测量电路和时段投切信号测量电路，测量复费率电能表的计时基准频率和误差及时段投切误差，并给被校表授时，测量时石英晶体提供频率标准、ＧＰＳ提供时间标准。
【技术特征摘要】
【专利技术属性】
技术研发人员：李永军，李胜军，陈增，肖海红，张彦波，王庆国，徐晓蓉，
申请(专利权)人：河南大学，
类型：发明
国别省市：41[中国|河南]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。